Bildergalerie
Durch Systemtakt-Modulation (Spreadspektrum-Takt) wird die Störemission bis zu mehr als 20 dB reduziert. Hier am Beispiel eines 32-Bit-µCs TC1793 getaktet mit 270 MHz, mit Festtakt (ohne FM/Spread).
32-Bit-µCs TC1793 getaktet mit 270 MHz und drei Prozent FM/Spread.
Die Grafik zeigt die zusammenfassende Beurteilung der von Thomas Steinecke besprochenen Maßnahmen. Sowohl auf IC- wie auf Leiterplattenebene können durch die gezeigten Einzelmaßnahmen Störemissionen um mehr als 20 db gesenkt werden.
Geschichtete Lagen GND/Hot verringern die Kopplung gegen Chassis deutlich, verschlechtern die Wärmeabfuhr aber nur gering (etwa 10 bis 15 Prozent).
Die Vorteile des Discontinuous Modes.
Prinzip des EMV-Designs, es beinhaltet die Schaffung von verlässlichen Modulen, den Schutz empfindlicher Signale durch Filterung sowie entsprechendes Routing und die Bedeutung des Steckerbereichs, der Störungen von außerhalb abblocken muss.
Mögliches Massekonzept, welches zum Einsatz kommt, ist von verschiedenen Kriterien abhängig. Eine sternförmige Anordnung ist eine gute Alternative zum Multilayer und für zweilagige Leiterplatten der Favorit.
Niederohmige Anbindung des Blockkondensators an die Versorgungspins des µC. Die Anbindung zum Versorgungssystem (VCC/GND) kann dagegen hochohmig sein, was die Störausbreitung reduziert.
Links: 1,5 V-Versorgung unterhalb des BGAs, Versorgungspins über jeweils einen Kondensator. Rechts: 1,5 V-Versorgung unterhalb des BGAs, Versorgungspins über Fläche optional über Ferrite.
Durch Sprünge im Lagenaufbau kommt es zu unterschiedlichen Wellenwiderständen und zu Reflektionen mit der Folge der Signalverformung (rechts im Bild).
Hohe Verkopplung der Signale auf den Signallagen wegen zu großem Abstand zu GND.
Verglichen zu Bild 10 ist hier der Koppelfaktor zwischen den Signalleitungen wesentlich kleiner.

Thomas Steinecke, Principal EMC Design Microcontrollers, Infineon Technologies, Neubiberg, startete am ersten Tag mit dem Vortrag „EMV auf Chipebene: Störaussendung und Störfestigkeit“. Der Mikrocontroller wurde dabei einmal als Störquelle betrachtet und in einem zweiten Teil dessen Störfestigkeit untersucht. Die On-Chip-Störquellen lassen sich nicht vermeiden, jedoch reduzieren. So wächst die Störenergie mit der Komplexität der ICs, das heißt mit der Anzahl der Transistoren, mit höheren Taktraten und schnelleren Padtreibern. Der IC-Hersteller kann durch schaltungstechnische Optimierung die Störenergie mindern oder verteilen. Dies geschieht durch skalierbare Systemtakt- (Bild 1) und Schaltregler-Taktmodulation sowie fraktionale Teiler für Takt/Daten. Angaben über diese Parameter sollte der Entwickler im Datenblatt suchen. Maßnahmen zur Verminderung treffen die IC-Hersteller zum Beispiel durch On-Chip-Kondensatoren, spezielle I/O-Treiber und die Taktmodulation. Kapazitive Abblock- und induktive beziehungsweise resistive Filterkomponenten stellen Off-Chip-Maßnahmen dar. Weiterhin sind Leiterbahnführungen zur Impedanzanpassung in Form von Microstrip- oder Stripline-Designs und die Terminierung schneller Signale zielführend.

Anwenderfreundlich und herstellerneutral

Den Teilnehmern des Seminars wurde von den Referenten anwenderfreundlich und völlig herstellerneutral praktisches Wissen vermittelt, von dem sie in ihrer täglichen Entwicklerarbeit profitieren können. Der nächste Termin für das Fachforum „EMV-konformes Leiterplatten- und IC-Design in der Entwicklung“ ist am 27. und 28. November 2013 in Regensburg geplant. Das Thema EMV findet man auch in der Veranstaltung „GSV-Vertiefung: Getaktete Stromversorgungen“, die vom 17. bis 18. April ebenfalls in Regensburg stattfindet.

Die Störfestigkeit eines ICs muss erhöht werden durch die Unterdrückung externer Störer und ein definiertes Verhalten des ICs im Störfall. Die korrekte Funktion eines ICs wird gestört durch geringe Drift von analogen Signalen, starke Pegeldrift von Digitalsignalen, Spannungsversatz im IC (auch Masseversatz/Common Mode) und schließlich durch die Zerstörung von Transistoren wegen überhöhter Spannung oder Temperatur. Maßnahmen zur Erhöhung der Störfestigkeit On-Chip sind beispielsweise Schutzstrukturen, Kondensatoren, Eingangsfilter und die Skalierung der Padtreiber. Off-Chip-Maßnahmen sind Entstör- und Filterbausteine zwischen Geräteeingang und IC und die Verwendung differenzieller Signale, wodurch sich jedoch die Pinzahl erhöht. Eine weitere Möglichkeit wäre der Einsatz von LWL, diese Lösung ist allerdings teuer und benötigt Wandler.

Gegenmaßnahmen gegen Störungen im System generell sind zum Beispiel die Reduzierung von Pulsen durch geschaltete Lasten, ein gutes Massekonzept und Entstörmaßnahmen in der Nähe des Steckers weit von den ICs entfernt. Nicht vermeidbar sind die Einstrahlungen von Funkwellen und die ESD beim Ein- und Ausstecken von Kabeln oder Baugruppen.

Thomas Steinecke ging in einem abschließenden zweiten Teil seines Vortrags auf IC-EMV-Messverfahren und die zugehörigen Normen ein. Allen diesen Messverfahren liegen internationale EMV-Messstandards zugrunde. Diese beziehen sich teils auf den IC, sind aber zum Teil auch Systemstandards. Der vor zehn Jahren gegründete BISS-Arbeitskreis ist auf alle ICs anwendbar. Er umfasst Störemission, HF-Störfestigkeit, Pulsfestigkeit und ESD im Bereich 150 Hz bis 3 GHz.

Passive Bauteile und EMV

Die Anwendung passiver Bauelemente zur Verbesserung der EMV und die durch Simulation unterstützte EMV-Analyse waren das Thema von Felix Müller, EMC Engineering, Continental Automotive, Regensburg. Er ging auf das Frequenzverhalten passiver Bauelemente sowie die Einflüsse der Leiterplatte ein und zeigte Beispiele zur Filterdimensionierung. Die einzelnen Kondensatortypen weisen starke Unterschiede bei den Parametern auf, so hat der Alu-Elko zwar große C-Werte, ist aber temperaturabhängig, hat ein hohes ESL und zeigt große Unterschiede im ESR. Keramikkondensatoren (COG) mit hervorragenden HF-Eigenschaften dagegen gibt es leider nur mit kleinen C-Werten, dafür haben sie geringe Temperaturdrift, eine vernachlässigbare Spannungsabhängigkeit der Kapazität und eine hohe Langzeitstabilität. Solche mit X7R-Keramik haben auch eine geringe Temperaturdrift und zeigen ebenso gute EMV-Eigenschaften. Wird Y5G-Elektrikum verwendet, kommen diese Keramikkondensatoren wegen der großen Temperaturdrift nicht für den Einsatz im Kfz in Frage. Tantal-Kondensatoren schließlich haben den Nachteil der geringen Pulsfestigkeit. Was die Platzierung der Entstörkondensatoren auf der Leiterplatte angeht, ist zum Beispiel der richtige Anschluss wichtig (siehe auch Bild 7). So sollte man zur Minderung leitungsgebundener Störungen die Kondensatoren möglichst kurz an der aktiven Leiterbahn anbinden, niemals über Stichleitungen, da der Kondensator hier keine Entstör-Wirkung mehr hat. Was die Spulen angeht, sollte in einem DC/DC-Wandler zum Beispiel die Arbeitsspule nicht im Steckerbereich platziert werden, da es dort zu hohen Verkopplungen mit den Steckerpins kommt. Auch sind kompakte Bauformen einer geschirmten Spule vorzuziehen. Kupfer schirmt hier gegen das E-Feld, Mu-Metall gegen das magnetische Feld, wobei zu beachten ist, dass sich durch die Abschirmung die Induktivität verändert. Auch ist zu bedenken, dass Spulen in Sättigung eine geringere Dämpfung aufweisen. Felix Müller ging im zweiten Teil seines Vortrags auf Simulationstools und Modelle ein und die Abbildung der realen Messumgebung in der Simulation. Er empfiehlt die EMV-Simulation mit einem Analogsimulator, der zu schnellen Ergebnissen führt und sehr früh im Projektablauf einzusetzen ist.

EMV von Schaltnetzteilen

Die EMV von Schaltnetzteilen betrachtete Edgar Kuhn, EMC Engineering, Automotive Quality, Continental Automotive, Regensburg. Typische EMV-Probleme sind leitungsgebundene Störungen, bedingt durch Schaltfrequenzen und deren Harmonische im tieferen Frequenzbereich. Des Weiteren Überkopplungen andere Signale auf die Leiterplatte oder im Kabelbaum. Unkontrollierte Rückstrompfade zum Beispiel auf das Chassis (sollten vermieden werden) erzeugen Common-Mode-Störungen hoher Amplitude. Bei Aufwärtsreglern erzeugt ein hohes du/dt E-Feldauskopplungen, diese entstehen auch durch thermische Vias bei Schalttransistoren (Bild 3). H-Felder entstehen durch Stromänderungen im Kommutierungskreis und Arbeitsspulen erzeugen Störfelder am Luftspalt sowie bei „offenen“ Spulen. Ein weiteres Problem ist der Reverse-Recovery-Effekt, sprich steile Stromtransienten bei Dioden. Diese führen zu HF-Störungen und Klingeln mit breitem Spektrum wegen der Nichtlinearität der parasitären Sperrschichtkapazität. Abhilfe schafft hier der Einsatz von Schottky-Dioden, wobei dann Abstriche bei den Leckströmen gemacht werden müssen, die ab 100 °C deutlich ansteigen. Ein weiterer Ansatz zur Verbesserung der EMV ist der Discontinuous Mode, der mehrere Vorteile bietet, wie in Bild 4 gezeigt. Beim Discontinuous Mode muss allerdings der verkleinerte Regelbereich beachtet werden und sein Nachteil bei stark schwankenden Lasten. Weitere wesentliche Tipps sind der Einsatz von NF- und HF-Filtern.

EMV auf Leiterplattenebene      

Die Einführung über die „EMV auf Leiterplattenebene“ übernahm der Moderator Hartwig Reindl, der als Ursache für EMV-Probleme „unsauberes Arbeiten“ nannte. EMV-gerechtes Layout beginnt bei der Erstellung des Stromlaufplans. Da sollte man „jedes“ Bauteil Funktionsgruppen/Modulen zuordnen, auf einen korrekten Massebezug achten und die richtige Platzierung (getrennt nach Analog-, Power- und Digitalteil und so weiter) der Komponenten (Bild 5). Dabei sollte der EMV-Spezialist und nicht der PCB-Layouter das Massesystem vorgeben. Sinnvoll ist die Bewertung der Abstrahlung des Moduls mittels analoger Simulation.

Bei der Auslegung der Masse kann nach folgenden Konzepten unterschieden werden (Bild 6): Vermaschung, flächige Masse und sternförmige Masse. Mitentscheidend, welches Konzept zum Einsatz kommt, sind die LP-Technologie (Zahl der Lagen), der Strombedarf, der Platz und die Schaltungsart (HF-Power, Analog-Eingangsteil, hoher Takt, High Speed und so weiter). Ein breitbandiges Ausfallverhalten bei der Störfestigkeit lässt sich oft auf ein ungenügendes Massesystem zurückführen; ein schmalbandiges Ausfallverhalten eher auf einzelne Bauelemente. Gut ist in jedem Fall eine durchgehende Masselage, realisierbar beispielsweise beim Multilayer. Jeder Umweg der Rückströme (zum Beispiel Schlitze im Masselayer) trägt zu mehr Abstrahlung bei.

Beim Einsatz von Blockkondensatoren, ist eine Anordnung nach Bild 7 anzustreben. Hierbei liefert der Kondensator den benötigten hohen Strom im Zeitbereich, deshalb sollte die Verbindung zum µC mit der maximalen Leiterbreite bei minimaler Leiterlänge erfolgen. Die Anbindung zum Versorgungssystem (VCC/GND) kann dagegen hochohmig sein, was die Störausbreitung reduziert.

BGAs wurde ein eigenes Kapitel des Vortrags gewidmet. Durch Zusammenarbeit mit den IC-Herstellern ließ sich ein verbessertes Ballout erreichen. Bild 8 zeigt zwei Designs, die eine zusätzliche Filterung über Längsferrite oder Längswiderstände zulassen.

High-Speed-Design und Signalintegrität

„High-Speed-Design und Signal Integrity (SI)“ war das Thema von Wolfgang Röhrner, EMV Simulation, AVL Trimerics, Regensburg. Entscheidendes Kriterium beim High-Speed-/Low-Speed-Design ist die Signalanstiegszeit, nicht nur die Frequenz. Und wo es eng wird, kann mit einer Daumenregel abgeklärt werden: Als kritische Anstiegszeit gilt trpd (tr =rise time, tpd =propagation delay). Bei einer tpdvon 600 ps und einer Flankensteilheit/Anstiegszeit von 500 ps liegt die kritische Länge bei 3 cm. Bei 1 ns wird es ab 6 cm kritisch und bei 2 ns ab 12 cm. Ab diesen Längen muss man sich also Gedanken bezüglich der Signalintegrität machen. Anstiegs- und Abfallzeit sowie der Ausgangswiderstand (Hi/Lo) können bei digitalen I/Os stark unterschiedlich sein, der typische Bereich reicht von 200 ps bis 20 ns beziehungsweise 10 bis 60 Ohm. Die Eingangskapazität kann 3 bis 15 pF betragen. Einfluss haben diese Größen auf die Signalintegrität, hinzu kommt noch der starke Einfluss der Leiterplatte. Durch undefinierten Lagenaufbau kommt es zu unterschiedlichen Wellenwiderständen und unnötigen Reflektionen beim Wechsel der Signallagen (Bild 9). Auf der Leiterplatte kommt es auch zum Übersprechen zwischen den Lagen. Generell lässt sich das Übersprechen durch einen geeigneten Lagenaufbau minimieren (geeignete Leitungsbreite, Leitungsabstand, Abstand zu GND, Bilder 10 und 11). Beim Leitungsabschluss, ist die Serienterminierung auf der Sendeseite am meisten verbreitet. Abschließend ging Wolfgang Röhrner auf IBIS-Modelle als Basis der Signal-Integrity-Analyse ein.