Bildergalerie
Prinzipskizze zum Boundary-Scan-Testverfahren.
Grafische Fehleranzeige beim BS-Verfahren.

Das Boundary-Scan-Verfahren wurde 1990 durch das IEEE-Konsortium als Standard festgelegt. Nachdem es sich zunächst nur für den Test von rein digitalen Baugruppen ohne passive Bauelemente einsetzen lässt, ist der BS-Test natürlich nur eingeschränkt sinnvoll einsetzbar. Die ersten elektronischen Schaltungen, welche mit Boundary-Scan-Zellen ausgestattet wurden, waren Mikroprozessoren. Deshalb kann man heute bei einem überwiegenden Teil aller Mikroprozessoren Boundary-Scan-Zellen voraussetzen. Denn um einen solchen Test erfolgreich durchzuführen, ist es von absoluter Notwendigkeit, dass der Prüfling und die entsprechenden Schaltkreise für die Architektur des Boundary-Scan-Tests konstruiert werden. Es ist nicht sehr kompliziert, jedoch muss einiges an Grunderfahrung vorliegen, um dazu eine Lösung zu entwickeln. Eine leider immer noch begrenzte Stückzahl klassischer ICs, die im offenen Verkauf beziehbar sind, ist bereits mit Boundary Scan-Zellen lieferbar.

Um getestet werden zu können, benötigt man einfach vier weitere Anschlüsse. Bei größeren ASICs, die speziell für den Boundary-Scan-Test entwickelt wurden, ist es notwendig, während der Konstruktion entsprechende Zellen an den Ein- und Ausgangspins mit einzubinden. Weil für eine einigermaßen wirtschaftliche Herstellung von ASICs eine Mindeststückzahl notwendig ist, sollten Boundary-Scan-Designs für elektronische Flachbaugruppen in Stückzahlen von 20.000 oder größer produziert werden. Es ist daher zu erwarten, dass die Boundary-Scan-Methode für Stückzahlen unter 20.000 wohl nicht sehr interessant sein dürfte.

Tatsache ist, dass sich in Deutschland etwa 250 Firmen mit dem Konzept der BS-Methode auseinandersetzen und ihre Produkte für den BS-Test entwickeln. Zur Zeit existieren nach Kenntnis von Reinhardt etwa 800 bis 1.000 Produkte.

Praxisfreundliche BS-Lösung

Seit 20 Jahren bindet Reinhardt Fremdprodukte im Boundary-Scan-Bereich in die eigenen Testsysteme ein, um den entsprechenden Aufgabenstellungen gerecht zu werden. Die zurzeit weltweit üblichen Testmethoden erscheinen so manchem Anwender jedoch extrem kryptisch in ihrer Programmierung und genauso in der Fehleranzeige. Deshalb hat man für die Boundary-Scan-Methode zur Abrundung des Tests von hoch kompakten elektronischen Flachbaugruppen eine eigene Lösung für den Boundary-Scan-Test zu entwickelt, die nach typischer Reinhardt-Konzeption auf der Vorgabe „Praktische Programmierung für Praktiker“ basiert und die viele kryptische Programmier- und Anzeigemethoden erübrigt.

Die Fehleranzeige erfolgt, indem der Prüfling mit seiner Bestückung auf dem Bildschirm angezeigt wird und die unterbrochenen Leiterbahnen rot gekennzeichnet sind. Leiterbahnen, die Kurzschlüsse mit einander haben, werden rot und blinkend dargestellt. Das ist eine Fehlerortanzeige, die im Gegensatz zu oft kryptischer Darstellung, praxisnah und anwenderfreundlich ist. Angeboten werden Logikkarten im Bereich zwischen 3,3 und 5 V mit 96 Kanälen.

Die Programmierung wurde von ebenfalls überarbeitet: Unter Verwendung der vorhandenen Modelle von Schaltkreisen, die sich aus dem Internet laden lassen, erstellt Reinhardt eine eigene Bibliothek, mit deren Hilfe eine Verdrahtungsliste der Verbindungen hergestellt und dann durch einen automatischen Programmgenerator der Boundary Scan-Test definiert werden kann, um dann über die Gerberdatenaufbereitung die Fehler vollgrafisch anzuzeigen. Die typischen Programmierzeiten liegen im Bereich von 1 bis 2 Stunden und werden hauptsächlich vollautomatisch ausgeführt.

Nach dem Test werden die Defekte über die grafische Fehleranzeige kenntlich gemacht. Dieses Ergebnis lässt sich abspeichern und kann für die dezentrale Instandsetzung beliebig oft aufgerufen werden. Die optische Hervorhebung des Fehlerortes hilft dabei, mit Hilfe einer Kurzschluss-Finder-Probe die Fehler punktgenau einzukreisen und dann zu beseitigen.