Cadence Design Systems und Mentor Graphics haben eine auf dem IEEE Std 1800-2005 SystemVerilog-Standard basierende Verifikations-Methodik entwickelt. Die Open Verification Methodology (OVM) stellt eine Tool-unabhängige Lösung für Entwickler und Verifikationsingenieure zur Verfügung und umfasst entsprechend den Zielen von SystemVerilog entsprechende Interoperabilitätsmechanismen für Verifikations-IP (VIP), Modelle auf Transaktionsebene und RTL-Modelle, sowie eine vollständige Integration von anderen im Produktions-Flow üblichen Sprachen. Die OVM wird eine robuste Klassenbibliothek enthalten und als Quellcode verfügbar sein.

Cadence und Mentor haben für die Entwicklung der Methodikgrundlagen und der Bibliotheken sowohl Technologien als auch Ressourcen beigesteuert. Die Methodik wird über eine standardmäßige Open Source-Lizenz, Apache Lizenz, Version 2.0, verfügbar sein.

Eine vorläufige Version der OVM steht für selektierte Kunden in Q3 2007 zur Verfügung. Eine Produktionsversion, die die Methodik und unterstützende Bibliothek beinhaltet, wird ab dem 4. Quartal dieses Jahres zur Verfügung stehen. Zusätzliche Funktionalitäten sind für 2008 geplant.(jj)