27691.jpg

Lauterbach

Die ICs lassen sich mit einer Taktfrequenz von bis zu 2,5 GHz betreiben. Durch die Cavium Interconnect Architecture können mehrere Octeon III-CPUs zu einem einzelnen logischen High-Performance-Prozessor zusammen geschaltet werden. Das bestehende Trace 32 Power-Debug-System für die Mips64-Familie bietet den Anwendern des Octeon III ein High-Speed-Interface für den gesamten Debug-Prozess einschließlich Code-Download, Flash-Programmierung und Source-Code-Debugging. Über JTAG bekommt man vollen Zugriff auf die On-Chip Debug-Hardware und die internen Features des Prozessors und kann darüber auch den Bootstrap Code, die Interrupt Service-Routinen und die Treiber der Applikationssoftware debuggen. Die Trace 32 Power View-Benutzeroberfläche beinhaltet einen HLL-Debugger für C und C++ mit komfortabler Linux-RTOS- sowie Multicore-Unterstützung.