Die Firma kündigte die Auslieferung des programmierbaren Logikbausteines EP2A70 an. Der Chip bietet 1 Gbit/s für True-LVDS auf 36 Kanälen mit der Unterstützung von Datenraten bis zu 366 Gbit/s. Der EP2A70 ist ein programmierbarer Logikbaustein, der auf Basis eines 0,13-µm-Prozesses mit kompletten Metallisierungslagen aus Kupfer gefertigt wurde. Damit kann die Firma seinen Kunden eine höhere Core-Geschwindigkeit und eine attraktive Preisgestaltung für diese hohen Baustein-Komplexitäten bieten. Darüber hinaus ermöglicht die Redundanz-Technologie die kosteneffektive Fertigung dieses großen Chips. Der Migrationspfad zu HardCopy erschließt zudem die ökonomische Volumen-Fertigung für besonders kostenkritische Applikationen. Der APEX II EP2A70 ist lieferbar und wird – von der Entwicklungssoftware Quartus II unterstützt.


Die APEX II Bausteine unterstützen I/O-Interfaces wie RapidIO, Utopia IV, POS-PHY Level 4, HyperTransport und Flexbus. Zu den Merkmalen gehören spezielle Serialization/Deserialization (SERDES)- sowie CDS(Clock-Data-Synchronization)- Schaltungen, die differenzielle 1-Gbit/s-Signale und schnelle I/Os für Kommunikations-Applikationen und SOPC-Designs unterstützen.