Der erste Mikrocontroller der Produktfamilie AURIX von Infineon, der TC275T, enthält bekanntlich drei TriCore-Kerne der Version 1.6. Zwei davon können bis zu drei Befehle in einem Zyklus bei einer maximalen Taktfrequenz von 200 MHz abarbeiten. Verbunden sind die drei TriCore-Kerne über eine Crossbar, die mit der hohen CPU-Geschwindigkeit arbeitet und Zugriffskonflikte in der Hardware verhindert. Im TC275T, dem Leittyp der AURIX-Familie, lässt sich darüber hinaus einer der Performance-Kerne und der Efficiency-Kern für Safety-Anwendungen im Lockstep-Mode betreiben. Weitere Details zur neuen AURIX-CPU finden Sie unter infoDIREKT 392AEL0312.

Das Tool: UDE 3.3

Die UDE 3.3 von PLS erlaubt die Steuerung sowie die Kontrolle der unterschiedlichen TriCore-CPUs innerhalb einer Bedienoberfläche. Unterstützt wird dies durch einen Multicore-Program-Loader, der das Laden von Programm-Code und Daten sowie von Symbolinformationen getrennt für jeden Core ermöglicht. Die Steuerung der Cores erfolgt über einen Multicore-Run-Control-Manager, der eine Definition von Core-Gruppen bietet. Damit ist eine sehr flexible Kontrolle des Laufzeitverhaltens der komplexen Architektur möglich.
Auch eine Programmentwicklung für das integrierte Hardware Security Modul (HSM) ist mit der UDE 3.3 möglich. Dieses bietet Fahrzeugherstellern einen konfigurierbaren Schutz der Systemintegrität ihrer Steuergeräte und ist durch seine Flexibilität auch für künftige Sicherheitsanforderungen gerüstet. Der Programm-Flash ist in zwei 2-MByte-Bänken mit unabhängigem Lese-Interface ausgeführt, welches einen gleichzeitigen Flash-Zugriff von zwei CPUs ohne Geschwindigkeitseinschränkung erlaubt. Der On-Chip-Flash-Speicher wird erstmals in 65-nm-Technologie ­gefertigt und erfüllt die strengen Anforderungen für einen Einsatz im Automotive-Bereich. Außerdem unterstützt die UDE 3.3 die gegenüber der AUDO-Familie bis zu 20-mal schnellere Programmierung des auf 4 MByte vergrößerten Flash-Speichers.
Die UDE 3.3 erleichtert auch das Debuggen von Programmcode auf dem neuen Generic Timer Module (GTM) , mit dem sich mit Hilfe eines eigenen Befehlssatzes unterschiedliche Aufgaben aus den Bereichen Zeitmessung, erfassen/vergleichen von digitalen Eingangssignalen bis hin zu komplexen Algorithmen wie Pulsweitenmodulation (PWM) lösen lassen.
Das von der bisherigen TriCore-AUDO-Architektur bekannte, ausgefeilte On-Chip-Debug-System (OCDS) wurde für die AURIX-Familie weiter optimiert und an die Erfordernisse von MultiCore-Debugging angepasst, wobei auch die neuen zusätzlichen Optionen sowohl durch die UDE 3.3 als auch durch die Universal Access Device-Familien UAD2 beziehungsweise UAD3+ von PLS uneingeschränkt unterstützt werden. Folgende Schnittstellen sind bei den neuen AURIX-Bausteinen für Debug-, Test- und Kalibrierungswerkzeuge vorgesehen: JTAG mit bis zu 40 MHz Takt, 2- und 3-Pin-DAPs (Device Access Ports) sowie ein 3-Pin-DAP2 mit bis zu 160 MHz seriellem Takt. Durch ein optimiertes Protokoll konnte die Blocktransferrate bei DAP2 auf 30 MByte/s nahezu verdreifacht werden.
Bezüglich Programm-, Daten- und Bus-Trace setzt Infineon auch bei der neuen AURIX-Architektur auf die bereits bewährten Emulation Devices (ED) mit Multi Core Debug System (MCDS). Die Emulation-Devices sind zum Produktions-Chip pinkompatibel, enthalten jedoch eine ganz spezielle Beobachtungs- und Trigger­logik sowie aktuell bis zu 2 MByte Emulationsspeicher. Damit lassen sich beispielsweise parallel zwei CPUs, zwei weitere an die Crossbar angeschlossene Einheiten sowie der System Peripheral Bus (SPB) im Trace-Strom beobachten. Die Programmierung der Emulationslogik kann direkt mit dem in die UDE 3.3 integrierten und weiterentwickelten Universal Emulation Configurator erfolgen.