Der Keynote-Speaker des zweiten Tags, Dan Dobberpuhl, President und CEO von P. A. Semi, brachte das gesamte Dilemma auf einen Punkt: „Sehr oft werden die SoCs von ihrer Verlustleistungsaufnahme  begrenzt und nicht von den Integrationsmöglichkeiten.“


Mark Hartmann, Staff Applications Engineer bei National Semiconductor, präsentierte mit Nationals PowerWise-Technologie eine AVS-Technologie (AVS: Adaptive Voltage Scaling, adaptive Anpassung der Spannung), die vom Prinzip her wohl den Weg für die Zukunft weisen wird. „Unser Ansatz besteht darin, eine Rückmeldung von der Last zu bekommen“, erklärte Mark Hartmann. „Wir haben IP für einen Power-Controller entwickelt, der sich auf dem Mikroprozessor befindet. So nutzen wir das Silizium vom Prinzip her, um die Performance des Halbleiters zu überwachen. Wir steuern nicht die Performance, sondern nur die Spannung. Die Spannung stellt sich dann jeweils auf einen Wert ein, mit dem die erforderliche Performance erzielt wird.“


Für diesen Zweck sind mehre HPMs (Hardware Performance Monitors, die zuvor erwähnten IP-Elemente) quer über den Prozessor-Chip verteilt.


Während die PowerWise-Technologie als einzige Lösung von einem nicht im Prozessorgeschäft tätigen Unternehmen am SPF präsentiert wurde, gingen mehrere Prozessor-Entwickler in ihren Präsentationen auch auf diese Technologie ein – allerdings dann jeweils mit unterschiedlichen Namen. Ty Garibay, Program Manager bei Texas Instruments: „AVS ist die Lösung und außerdem passt sich die Spannung an die Temperatur an.“


Mike Olivarez, Principal Staff Scientist bei Freescale, setzt auf die Smart Speed-Technologie: „Wir haben einige Sensoren auf dem Core und in Abhängigkeit davon stellen wir die Spannung ein. Die Temperaturkompensation muss jedoch mit Software und begleitenden Power-Management-ICs gekoppelt werden. Ohne die relevante Software bieten die Systeme nur minimale Vorteile.“


Multicore
Einige Unternehmen präsentierten Multicore-Lösungen und Chuck Moore zufolge ist die parallele Datenverarbeitung „der Heilige Gral, aber es ist auch eine wirklich schwierige Angelegenheit“. Moore weiter: „Der Grund dafür, warum wir so viele Single-Threaded-Applikationen haben, liegt einfach darin, dass wir derart vielen Studenten beigebracht haben, so zu denken und zu programmieren.“ Speziell im Bereich der Multimedia- und Video-Verarbeitung gab es mehrere Präsentationen zum Thema Multicore-Prozessoren – unter anderem vom in Hannover ansässigen Unternehmen Sci-Worx.
So zeigte das Unternehmen Tarari mit seinem Content-Prozessor T9000 eine Kombination aus „Computing-Hardware und optimierten Algorithmen, um so die branchenweit erste umfangreiche Content-Processing-Solution zu liefern“. Der für Anwendungen wie z. B. HD-Video-Codierung entwickelte Baustein enthält neun Prozessor-Cores sowie diverse schnelle Schnittstellen, läuft unter diversen Betriebssystemen von Windows über Linux bis VxWorks und nimmt dabei 3 bis 5 W auf.


Charles Moore, CTO von IntellaSys, stellte in den Raum, dass dessen neuer SEAforth-Chip (SEA: Scalable Embedded Array) „die Messlatte in punkto Performance pro Watt in Embedded-Anwendungen hochsetzt“. SEAforth-24 arbeitet mit 24 identischen 18-bit-cores (sogenannte Nodes), die sich in hochdicht gepackten Arrays befinden. Alle internen Vorgänge auf dem Chip laufen asynchron ab, so dass kein zentraler Taktgeber erforderlich ist. Jeder einzelne Core kann eine Milliarde Befehle pro Sekunde abarbeiten, aber dennoch benötigt das IC lediglich 150 mW in einer typischen Anwendung.


Die Philips-Tochter Handshake Solutions präsentierte einen Clockless Processor, also einen völlig asynchron arbeitenden Prozessor auf Basis der ARM-Architektur. Die neue IP namens ARM996HS „ist der branchenweit erste lizenzierbare Clockless-Prozessor und er geht direkt auf die Bedürfnisse der Entwicklungsingenieure zu, die technologie-optimierte Designs inklusive Echtzeit-Designs benötigen“, sagte Arjan Bink, Chief Design Engineer bei Handshake Solutions.


ARM selbst stellte den neuen Cortex-A8 vor, der als erste Implementation die ARMv7-Architektur mit NEON-Erweiterung enthält. Der superskalare Dual-Issue-Mikroprozessor-Core verfügt über eine 13stufige Integer-Haupt-Pipeline, eine zehnstufige NEON-Media-Pipeline sowie einen integrierten L2-Cache. Eine erste Implementation in TSMCs 90G-Prozess liefert 2000 DMIPS bei Taktfrequenzen über 1 GHz – und zwar bei einer Leistungsaufnahme von 0,58 mW/MHz inklusive RAMs.
Was MIPS zum Thema Multiprocessing präsentierte, das erfahren Sie ausführlicher ab Seite 44 in dieser Ausgabe der elektronik industrie.


DSP
Die herausragende DSP-Präsentation am SPF stammte von Freescale und befasste sich mit dem MSC8144, der 16GMACs liefert. Auf dem Chip befinden sich vier 1-GHz-DSPs auf Starcore-Basis. „Der MSC8144 enthält mit 10,5 MByte den branchenweit größten Embedded-Speicher in einem Gehäuse, so dass praktisch kein externer Speicher mehr nötig ist“, erklärte Odi Dahan, Chief Architect von Freescales DSP SoC Design Center in Israel. Diverse schnelle Schnittstellen wie Serial Rapid I/O (4 x 3,125 Gbaut), SERDES (4x) etc. sorgen für die schnelle Anbindung.


ei0606