Actel gibt den Support seiner Bausteine ProASIC 500K durch das Synthesetool Design Compiler von Synopsys bekannt. Mit Design Compiler Bibliotheken als Erweiterung des ProASIC Design-Kit können ASIC- Entwickler die weltweit beste ASIC-Synthese-Umgebung einsetzen, die Vorteile von Actel‘s nicht-flüchtigen, Flash-basierten „Live-at-Power-up“ reprogrammierbaren FPGAs nutzen und gleichzeitig von verkürzten und effizienteren Designzyklen profitieren.


Für ASIC-Designer, die die Vorteile von programmierbarer Logik in vielen Projekten nutzen möchten, spielt die Kompatibilität zu ihren ASIC Design Flows eine wesentliche Rolle. Die Kombination aus Design Compiler von Synopsys und der Designer Series Toolsuite von Actel unterstützt hierarchische Block-based Methodiken, ähnlich wie die von den meisten ASIC-Entwicklern benutzten Design- Methodiken. Zur Verkürzung und Elimination der Lemkurve wird die ProASIC- Familie auch von den Module Compiler und DesignWare Lösungen von Synopsys unterstützt.


Die Designer Series Toolsuite von Actel ist auf ASIC- und FPGA-Design-Flows abgestimmt. Das Toolset basiert auf einem komplexen, für Multi-Million Gate- ASICs geeigneten Layout-Tool, das Timing-driven sowie inkrementelle Place-&- Route-Fähigkeiten beinhaltet. Die Software integriert einen globalen Router, einen statischen Timing-Analysator und einen Engineering Change Order (ECO) Editor in einem fortschrittlichen Design-Flow. Zusätzliche Funktionen und Vorteile sind die automatische Memory-Erzeugung, Florplarming, Leistungsabschätzung, ein Layout- Betrachter zur Identifikation und Optimierung von kritischen Pfaden und Standard- Formaten zur Erstellung von kundenspezifischen Wireload-Modellen für künftige Syntheseläufe.


Die Designer Series Software von Actel steht als Evaluierungs-Lizenz 45 Tage lang kostenlos zur Verfügung. Design Compiler ist direkt von Synopsys erhältlich.