Die Avant! Corporation stellte den Design VERIFYer(9) 2001.2 mit dem Top Down Approach (Verfahren von oben nach unten) zur dramatischen Erhöhung von Kapazität und Geschwindigkeit der formellen Verifikation selbst grösster System-on-Chip-Designs vor. Zusätzlich bietet die neue Version auf Knopfdruck eine Schnittstelle zu Apollo-II , die eine einfache Verifikation von Designänderungen wie etwa Taktverzweigungssynthese, Scan-Einfügung, Logikoptimierung und EC0s erlaubt. Design VERIFYer fügt sich jetzt nahtlos an Avant!‘s Milkyway-basierenden SinglePass- SOC -Designflow an, was zu einer schnelleren, leichteren Verifikation grösserer Designs führt. Eine neue Option, der Block-Level VERIFYer bietet die Verifikation von Designs auf SPICE-Ebene.


Die neue Einrichtung „Top Down Approach“ (TDA) des Design VERIFYers führt eine automatische Modul-für-Modul-Kompillerung und den Vergleich hierarchischer Designs mit erheblich höherer Geschwindigkeit und Kapazität durch. In Testfällen lagen die verminderten Speicheranforderungen des TDA durchschnittlich bei 1/6 dessen, was frühere Versionen des Design VERIFYers benötigten. Bei Designs mit Modulen von 250 000 Gattern oder mehr erhöhte TDA die Verifikationsgeschwindigkeit erheblich. Eine solche Erhöhung, ist äusserst wichtig bei diesen grösseren Designs.


Zusätzliche Vorteile mit den Möglichkeiten des Top Down Approach sind leichtere Einrichtung und einfachere Anwendung. Mit TDA liefert der Design VERIFYer jetzt Zwischenergebnisse, während das Tool läuft, einschliesslich Aktuallsierungen und Statusberichte über den Fortgang. Der Design VERIFYer 2001.2 fügt sich nahtlos an Apollo-II an, Avant!‘s industrieweit führendes Place-and-Route-Tool. Während der physikalischen Implementation sId oft Änderungen der Netzliste erforderlich, etwa bei der Taktverzweigungssynthese, Scan-Einfügung, Logikoptimierung auf die Fläche sowie Änderungen der Performance und der Konstruktion (sog. Engineering Changes, ECOs). Derartige Änderungen müssen zu 100% mit formellen Gleichwertigkeitsüberprüfungen verifiziert werden, um die Designintegrität sicher zu stellen. Um diese Verifikation durchzuführen, während sie sich in Apollo befinden, können physikalische Designer Design VERIFYer einfach per Knopfdruck aufrufen.


Durch die Bereitstellung dieser einfach zu benutzenden Schnittstelle hat Avant! viel dafür getan, die Unabhängigkeit des Verifikationstools sicher zu stellen – bei der Verifikation eines Designs wird nicht eine Zeile Code zwischen dem Design VERIFYer und Apollo-11 geteilt. Der nette Design VERIFYer kann Design-Netzlisten direkt aus der Datenbank Milkyway lesen. Diese Schnittstelle zu Avant!‘s Milkyway-basierendem SinglePass-SoC-Designflow erleichtert erheblich die Designverifikation und beschleunigt sie.