Microchip (Vertrieb Unique) enthüllte kürzlich Details der Architektur seiner 16-Bit Digital-Signal-Controller Familie dspIC , die aufgrund ihres modifizierten, non-pipelined 16-Bit (Daten) Harvard-RISC-Kerns die Vorteile der hochleistungsfähigen 16-Bit-Mikrocontroller mit der hohen Rechengeschwindigkeit eines Digital-Signal-Prozessors vereint.


Sie besteht aus einem 16 Bit x 16 Bit Hochgeschwindigkeits-Multiplizierer, einem 40-Bit-Addierer, zwei 40-Bit-Akkumulatoren mit Sättigungslogik sowie einem bidirektionalen 40-Bit-Barrel-Shifter. Mit einer Leistung von 30 MIPS arbeitet der 16-Bit-Mikrocontroller 94 Befehle und 11 Adress-Modi ab. Die Architektur unterstützt bis zu 4 MB x 24 an adressierbarem Flash-Programmspeicherplatz und bis zu 32K x 16 Datenplatz. Die Befehlssatz-Architektur des dsPIC wurde für den hocheffizienten Einsatz mit C Compilern und RTOSs entwickelt.


Mittels eines flexiblen, vektorisierten Prozesses zur Erkennung nicht erlaubter Zustände werden 8 Interrupts mit abgestufter Priorität und 7 Traps unterstützt. Die Priorität der Interrupts kann vom Anwender programmiert werden, wobei die Latenzzeit einen festen Wert besitzt. Die Architektur des dsPIC verfügt über viele hochleistungsfähige Peripherien inklusive eines fehlertoleranten Oszillators und bis zu 8 Capture- sowie 8 Compare-Funktionen.