2008 IEEE INTERNATIONAL SOI CONFERENCE, New Paltz, N.Y. – Oktober 2008. Innovative Silicon, Inc., Entwickler der Z-RAM (zero capacitor floating body) Speicher-Technologie, demonstrierte auf der 2008 IEEE International SOI Conference wieder einmal, dass diese Technologie erhebliche Vorteile gegenüber DRAM-Implementationen und anderen vorgeschlagenen Floating-Body-Speicherdesigns bietet. Dr. Mikhail Nagoga, ein führendes Mitglied des Technikerteams von ISi, hielt ein von Dr. Serguei Okhonin, Chief Scientist bei ISi, verfasstes Referat über die kleinsten dynamischen Speicherbausteine, die es jemals gab, und die noch dazu das größte Programmierfenster bieten. In einem weiteren Referat erörterte Dr. Ammar Nayfeh, Mitglied im Technikerteam von ISi, die bei Speicherzeiten von Z-RAM-Speicher und bei der Reduktion des Leckstroms erzielten Verbesserungen.

In dem Referat von Nagoga mit dem Titel “Ultra-scaled Z-RAM cell” wurden erstmals Z-RAM-Zellen auf der Basis von Multiple-gate-SOI-MOSFETS (MUGFETs) mit Gate-Längen bis hinab zu 50nm und Fin-Breiten bis hinab zu 11nm demonstriert. Durch Simulationen wurde nachgewiesen, dass Z-RAM-Zellen mit Gate-Längen bis hinab zu 12,5nm und Fin-Breiten von 3nm im Prinzip funktionsfähig sind.

Weitere Analysen zeigten außerdem, dass diese Bausteine das größte Programmierfenster (margin) aufweisen, das jemals verzeichnet wurde. Das Programmierfenster – die Stromdifferenz zwischen STATE 1 und STATE 0 – dieser MUGFETs liegt im Bereich von 22µA. Okhonin kommentierte: “Selbst so kleine Bausteine zeigen einen zuverlässigen Speichereffekt, und die in den beiden Referaten vorgelegten Experimentaldaten beweisen die hervorragende Skalierbarkeit unserer Z-RAM-Speicherbausteine. Außerdem sind die heute demonstrierten Ergebnisse ausschließlich mit Floating-Body-Architekturen erzielbar. Wir glauben, dass unsere Transistoren nicht nur die kleinsten dynamischen Siliziumspeicher sind, die es jemals gab, sondern auch die leistungsfähigsten. Zudem demonstrierten wir ein um ein Vielfaches größeres Programmierfenster, als jemals – bei gleichen Gate-Längen – verzeichnet wurde.”

Nayfehs Referat mit dem Titel “A Leakage Current Model for SOI based Floating Body Memory that Includes the Poole-Frenkel Effect (PFE)”, das er zusammen mit ISi Fellow Dr. Victor Koldyaev als Co-Autor verfasst hatte, beschreibt erstmals, wie der Leckstrom von SOI-basiertem Floating-Body-Speicher unter Berücksichtigung von Oxid/SOI Dit und PFE modelliert und mit experimentellen Z-RAM-Daten verglichen wurde. Das Modell ermöglichte dem Z-RAM-Entwicklerteam, die Anzahl der Defekte pro Zelle signifikant zu verringern; daraus resultieren eine längere Speicherzeit und ein geringerer Leckstrom.

Jim Feldman, President von Semico, kommentierte: “Wieder einmal demonstriert ISi mit seiner Z-RAM-Technologie eine unerreichte Speicherdichte und Performance. Es ist immer wieder faszinierend, die Innovationen zu beobachten, die diese Floating-Body-Implementation voranbringen.”