An dem von Cadence veranstalteten Wettbewerb nahmen Studenten aus Portugal, Frankreich, Polen, Griechenland, Schweden, den Niederlanden, Österreich und Deutschland teil und zeigten ihr erlerntes Können mit der kundenspezifischen IC-Designplattform Cadence Virtuoso. Die Aufgabe: Am 5. Mai 2009 erhielten die Teilnehmer per E-Mail den Schaltplan eines analogen Funktionsblocks mit 30 Transistoren und einer Reihe von Design- und Layout-Constraints. Gewinner war der Teilnehmer, der als erster eine korrekte Implementierung des Schaltplans einschließlich eines Design-Regel-Checks und einer Layout-versus-Schematic-Überprüfung an Cadence zurückschickte. Américo Dias and Daniel Oliveira hatten diese Design-Aufgabe innerhalb von 6 Stunden gelöst und dabei alle Constraints richtig berücksichtigt.

„Cadence arbeitet sehr eng mit ausgewählten Universitäten in EMEA zusammen und fördert begabte Studenten“, sagt Jacques-Olivier Piednoir, Vice President of Research and Development bei Cadence in Frankreich. „In diesem Jahr wollten wir die Teilnehmer ermutigen, an einem Wettbewerb teilzunehmen, bei dem es auf Genauigkeit und Geschwindigkeit ankommt. Diese zwei Herausforderungen sind für die Berufspraxis wichtig, denn sie haben einen entscheidenden Einfluss auf den Erfolg innovativer Design-Produkte am Markt.“

Die Preisverleihung findet am 19. Mai 2009 auf der Eröffnungsfeier der CDNLive! EMEA in München statt. Zu Beginn der jährlichen Cadence-Anwenderkonferenz (18. bis 20. Mai 2009 in München) übereicht Lip-Bu Tan, President und CEO von Cadence, Américo Dias und Daniel Oliveira von der Microelectronics Students“ Group der Faculty of Engineering, Universität von Porto, Portugal, in Gegenwart von Hunderten von Entwicklungsingenieuren und Experten den ersten Preis. Die Auszeichnung ist mit einem kostenlosen Training von Cadence Educational Services im Wert von rund € 1400 verbunden.(jj)