Chipsatz für high-speed Switches und Terabit Router

Eine kleine Schaltfabrik

Ein neuer Chipsatz ermöglicht Datenübertragungsraten von 320 Gbit/s und bietet gegenüber herkömmlichen Produkten die zwanzigfache Switching Kapazität.

PMC-Sierra präsentiert unter dem Namen Tiny Tera One (TT1) einen Chipsatz zum Aufbau von high-speed Carrier Class Systemen der nächsten Generation. Der neue Chipsatz arbeitet mit dem LCS-Protokoll (Line Card to Switch) und erlaubt die Realisierung von skalierbaren Terabit Routern, ATM Switches und optischen Switches mit Datenübertragungsraten vom zweistelligen Gbit/s Bereich bis hin zum zweistelligen Tbit/s Bereich.
Der TT1-Chipsatz besteht aus den folgenden vier Komponenten:
• PM9311 TT1 Scheduler,
• PM9312 TT1 Cross Bar,
• PM9313 TT1 Data Slice und
• PM9315 Enhanced Port Processor.
Die skalierbare Architektur des TT1-Chipsatzes stellt Entwicklern eine Single Switching Plattform für high-speed Mixed Traffic und Carrier Class Netze zur Verfügung. Der TT1-Switching Fabric unterstützt Line Cards mit Circuit Switched und Packet Switched Data Traffic, wie zum Beispiel Internet Protocol, Packet Over SONET, ATM und Frame Relay, in beliebigen Konfigurationen und mit Übertragungsraten bis OC192c (10 Gbit/s) – siehe Bild 1.

Das LCS-Protokoll
Der TT1-Chipsatz ist die erste Switching Fabric Halbleiterlösung von PMC-Sierra, bei der das LCS-Protokoll implementiert ist. Zum Aufbau von Terabit Switches und Router der nächsten Generation sind Multi Rack System Implementierungen erforderlich, um die mechanischen Anforderungen sowie die Leistungsanforderungen bei derart hohen Bandbreiten erfüllen zu können.
Die LCS-Architektur erlaubt die physikalische Trennung zwischen Switching Fabric und Line Card Racks. Darüber hinaus werden In-Service Switching Fabric Upgrades unterstützt. Aufgrund dieser Eigenschaft lassen sich Systeme für Datenübertragungsraten im Gbit/s Bereich bis hin zum Tbit/s Bereich skalieren und bisherige Investitionen in die Line Card Racks schützen.

Verfügbarkeit und Gehäusetypen
Alle vier Komponenten des Chipsatzes stehen ausgewählten Kunden als Muster in einer low-power 0,25 µm CMOS-Technologie für 3,3 V zur Verfügung. Der PM9311 TT1 Scheduler- und der PM9312 TT1 Cross Bar-Baustein befinden sich im 1.088-poligen Flip-chip CCGA-Gehäuse. Der PM9313 TT1 Data Slice-Chip ist in einem 474-poligen Flip-chip CBGA-Gehäuse untergebracht; den PM9315 Enhanced Port Processor-Chip gibt es im 624-poligen Flip-chip CBGA-Gehäuse.
Darüber hinaus steht Anwendern das TT1-Referenzsystem von PMC-Sierra in Lizenz zur Verfügung. Damit lassen sich die Design Zeit verkürzen, technische Risiken reduzieren und die Time-to-Market beschleunigen.

Funktionsmerkmale des TT1
Der TT1-Chipsatz kann in Inkrementen von 10 Gbit/s pro Port und bis maximal 32 Ports konfiguriert werden. Jeder Fabric Port unterstützt wahlweise OC192c oder 4 x OC48 (4 x 2,5 Gbit/s) Payloads. Die Unterstützung von OC192c Payloads bedeutet, dass mit dem TT1-Chipsatz aufgebaute Systeme bereits heute für künftige Mainstream Generationen der OC192c Dense Wavelength Division Multiplexing Transport Technologie gerüstet sind.
Beim TT1-Chipsatz handelt es sich um eine einstufige Switching Fabric mit Virtual Output Queuing, die die einfache Implementierung von System Hard- und Software Architekturen mit optimal vorhersagbarer Performance ermöglicht. Das LCS-Protokoll, das als Interface zwischen TT1-Switching Fabric und Line Card dient, kann in Systemen, bei denen sich Switching Fabric Port und Line Card auf der gleichen Leiterplatte befinden, als elektrisches Interface implementiert werden.
In Systemen, in denen Line Card Rack und Switching Fabric physikalisch voneinander getrennt sind, bieten das LCS-Protokoll und der TT1-Chipsatz Unterstützung für Multimode Vertical Cavity Surface Emitting Laser Array Fiber Optic Komponenten. In dieser Konfiguration erlaubt die Architektur Abstände bis über 600 m zwischen Switching Fabric und einer Line Card (Bild 2).

Impact Memec
Tel. (01) 895 76 27
info@impact.at.memec.com
http://www.impact.at.memec.com