Bild 1: Mit der FPGA-basierten heterogenen In-Package-Integration stehen robuste Lösungen schnell zur Verfügung.

Bild 1: Mit der FPGA-basierten heterogenen In-Package-Integration stehen robuste Lösungen schnell zur Verfügung. Altera

Durch die zunehmende Datenlast benötigen Rechenzentren eine immer höhere Rechenleistung. Um die Komplexität zu verringern und mehr Flexibilität sowie Skalierbarkeit zu bieten, muss die Infrastruktur von Rechenzentren virtualisiert werden und als Dienst über Commodity-Server bereitstehen. Allerdings haben sich die Verbesserungen bei der Server-Rechenleistung in letzter Zeit eher verlangsamt, vornehmlich begründet durch Leistungsbegrenzungen. Insbesondere die Flexibilität ist ein entscheidendes Kriterium für Rechenzentren, da sich die Dienste schnell weiterentwickeln und eine anpassungsfähige Hardware erfordern.

Anpassungsfähige Hardware

Auch IoT hat ein enormes Wachstum vor sich und vernetzt in naher Zukunft voraussichtlich Milliarden „intelligenter Dinge“ miteinander und mit der Cloud oder einem Rechenzentrum. Die Infrastruktur muss dabei in Echtzeit festlegen, welche Daten verarbeitet werden und welche unbeachtet bleiben. Aus diesem Grund erfordert IoT eine vernetzte, flexible und effiziente Infrastruktur mit hoher Bandbreite, die Einblick vom Rechenzentrum bis an die Schnittstelle zur Cloud bietet. Diese Anforderungen benötigen Dienstleister, Rechenzentren, Cloud-Computing- und Massenspeicher-Systeme, um dem immensen Bedarf an Internet-Datenverkehr gerecht zu werden.

Kommende Plattformen müssen daher eine höhere Bandbreite und Funktionalität bei niedrigerem Stromverbrauch bieten, und das bei geringerem Platzbedarf. Für die Bausteine bedeutet dies: sie müssen schneller sein, weniger Raum auf der Leiterplatte einnehmen und den Energieverbrauch reduzieren. Diese Anforderungen verlangen neue Lösungen im gesamten Halbleitermarkt. Aufgabe der Entwickler der neuen Plattformen ist es, diese Anforderungen umzusetzen. Zusätzlich gilt es noch, Gesamtfunktionalität und Flexibilität zu erhöhen.

Bisher haben Entwickler darauf mit mehr diskreten Bauelementen auf einer Standard-Leiterplatte reagiert, um damit Flexibilität und Leistungsfähigkeit zu erhöhen und den Stromverbrauch unter Kontrolle zu halten. Diese herkömmliche Herangehensweise kann mit den Anforderungen der nächsten Generation nicht mehr mithalten, die da heißen:

  • Die Chip-zu-Chip-Bandbreite ist durch die Interconnect-Dichte begrenzt, die wiederum auf der Leiterplatte beruht
  • Der Stromverbrauch des Systems ist zu hoch, wegen der langen Leiterbahnen zwischen den Bauteilen
  • Der Formfaktor ist zu groß aufgrund der Anzahl diskreter Bauelemente, die für die gewünschte Systemfunktionalität erforderlich sind

In Betracht kommt eine monolithische Integration einiger Bauelemente, um diese Einschränkungen zu überwinden. Allerdings hat diese Integration eine weitere Herausforderung, nämlich die IP-Reife. Unterschiedliche IP-Blöcke entwickeln sich bei verschiedenen Prozessknoten weiter und stehen bei einer Systemerweiterung dann zu voneinander abweichenden Zeiten zur Verfügung. Folglich ist es nicht möglich, alle gewünschten IP-Blöcke oder die gewünschte Funktionalität monolithisch zu integrieren. Fertigt ein Hersteller zum Beispiel einen Logikchip (Die) in 14-nm-Technologie und möchte DRAM auf dem Chip integrieren, kann er den Speicher nur in 40-nm- oder einer älteren Technologie implementieren. Diese Einschränkung erschwert eine monolithische Lösung.

Eckdaten

Plattformen der nächsten Generation erfordern zunehmend innovative Lösungen, die eine höhere Performance, geringere Stromaufnahme und kleinere Formfaktoren bieten. Die hohe Zunahme der Rechenleistung und Funktionen in Datenzentren und der Zuwachs bei IoT-Anwendungen sind die Hauptgründe für diese Entwicklung. Der Fortschritt in den Bereichen Terabit-Netzwerktechnik, Glasfasernetze, 8K-Video und 5G-Mobilfunk entwickelt sich rasch weiter und zwingt die Halbleiterhersteller, innovative Lösungen zu finden.

Eine weitere Herausforderung besteht darin, maximale Datenübertragungsgeschwindigkeit zwischen den Bausteinen zu gewährleisten. Viele Protokollstandards entwickeln sich jedoch weiter und die erforderlichen Datenraten und Modulationsschemata unterscheiden sich von System zu System. Es ist deshalb von großer Bedeutung, eine innovative Lösung zu finden, mit der sich kommende Technologien und IP-Blöcke schnell integrieren lassen.

Innovativ und wirtschaftlich tragfähig

Infolgedessen definieren die Herausforderungen kommender Systeme den Lösungsweg. Herkömmliche Lösungen erfüllen die zukünftigen Anforderungen nach höherer Bandbreite, geringerem Stromverbrauch, kleinerem Formfaktor, mehr Funktionen und Flexibilität nicht. Gefordert sind innovative, wirtschaftlich tragfähige und skalierbare Lösungen.

Altera bietet dafür eine heterogene (3D-System-in-Package) SiP-Technologie. Die chipinterne Integration ist skalierbar und fertigungstechnisch einfach umzusetzen. Heterogene 3D-SiP-Technologie macht es möglich, verschiedene Komponenten neben einem FPGA in einem einzigen Gehäuse zu integrieren, um die Systemanforderungen zu erfüllen. Damit stehen robuste Lösungen schneller zur Verfügung als zuvor (Bild 1). Dieser Ansatz erlaubt eine In-Package-Integration verschiedener Komponenten wie Analogschaltkreise, Speicher, ASICs, CPUs und weitere.

Heterogene 3D-SiP-Integration

Der Ansatz der heterogenen 3D-SiP-Integration ist einzigartig im FPGA-Markt, da nur eine monolithische FPGA Core Fabric verwendet wird (bis zu 5,5 Millionen Logikelemente) und mehrere Dies rund um das FPGA integriert sind. Diese Fabric stellt maximale Performance und Auslastung bereit. Sie gewährleistet, dass Daten mit höchster Geschwindigkeit verarbeitet werden können, ohne Routing-Überlastung, Engpässe oder Leistungseinbußen.

Bild 2: EMIB-Implementierung im Vergleich zu einer Implementierung mit Interposer.

Bild 2: EMIB-Implementierung im Vergleich zu einer Implementierung mit Interposer. Altera

Intels patentierte Embedded Multi-Die Interconnect Bridge (EMIB) schafft nun die Voraussetzungen für eine breite Einführung dieser Technik. Intel entwickelte die EMIB für Lösungen, die fortschrittliche Gehäuse und Testfunktionen erfordern. Sie lässt sich einfach integrieren und sorgt für eine hochkompakte Verbindung zwischen heterogenen Dies im gleichen Gehäuse. Sie ermöglicht zudem chipinterne Funktionen, die mit anderen chipinternen Integrationslösungen zu komplex oder zu kostspielig ausfallen würden.

Komplexität verringern

Die EMIB liefert einen einfacheren Fertigungsfluss, höhere Performance, bessere Signalintegrität und ist weniger komplex. Dieser kleine Chip ist in das zugrundeliegende Gehäusesubstrat integriert und erlaubt eine spezielle, hochkompakte Interconnect-Verbindung zwischen den Dies. Der EMIB-Fertigungsfluss benötigt keinerlei Through Silicon Vias (TSVs), was die Komplexität bei der Herstellung verringert und die Signal- sowie Power-Integrität verbessert. Entscheidend dabei ist, dass die physikalischen Abmessungen der EMIB die Zahl der integrierbaren Dies nicht begrenzen. Im Gegensatz dazu verwenden andere Implementierungen einen großen Interposer, der sich oberhalb des Gehäusesubstrats befindet und sich über die gesamte Länge des Dies erstreckt. Dieser Interposer verteuert die Lösung und macht sie störanfällig, zum Beispiel durch Wölbung und so weiter. Alternative Lösungen erfordern auch eine große Zahl an Micro Bumps, die Micro Vias verwenden und Gesamtausbeute sowie Fertigungskomplexität beeinträchtigen. Auch die Zahl der integrierbaren Dies wird durch einen Interposer begrenzt. Dies beeinträchtigt die Skalierbarkeit (Bild 2).