Bildergalerie
Gate-Ansteuerung und Transformatorspannungen bei einer Brücke mit Volllastverhältnis.
Q1 und Q4 sind leitend.
Q1 ist ausgeschaltet und der Strom zu Q2 umgeleitet.
Q2 wird mit ZVS eingeschaltet.
Q4 ist ausgeschaltet und der Magnetisierungsstrom wird zu Q3 geleitet.
Q3 wird mit ZVS eingeschaltet.
Vereinfachter Gate-Treiberkreis.
Gate-Ausschaltspannung und Zeitintervalle.
Schaltsignalformbei einer Totzeit von 75 ns.
Schaltsignalform bei einer Totzeit von 20 ns.
Gesamtverlust als Funktion der Totzeit.
Systemwirkungsvergleich
Gleichung 1a
Gleichung 1b
Gleichung 1c
Gleichung 2
Tabelle 1:Totzeitberechnungen für den Hochleistungs-MOSFET SiR882ADP.
Tabelle 2: Vergleich der Vergleichskomponenten.

Die meisten heutigen Wandler nutzen eine Nullspannungsschaltung (ZVS – Zero Voltage Switching), um Einschaltverluste zu beseitigen. Nur die Reihenfolge, in der die Komponenten ein- und ausgeschaltet werden, muss modifiziert werden. Die Spannungsübertragung bleibt gleich. Synchrone Abwärtswandler, die typischerweise für die Frontend-Vorregelung von Brick-Wandlern mit breitem Gleichstrom-Eingangsspannungsbereich verwendet werden, schalten den MOSFET auf der Low-Side ebenfalls im ZVS-Modus. Bei synchronen Niederspannungs-Abwärtswandlern wird die Totzeit während der Schaltvorgänge zwischen Low-Side- und High-Side-MOSFETs durch den Controller oder die Treiber optimiert. Ein Übergangsschaltschutz (shoot-through) ist ebenfalls implementiert, entweder durch Erfassung der fallenden Flanke der Gate-Ansteuerung oder der Spannung des Schaltknotens.

Auf einen Blick

Anders als hart geschaltete Wandler müssen ZVS-Komponenten wie IBC-oder phasenverschobene Brücken bei Schaltübergängen unter strengen Totzeitgrenzwerten betrieben werden. Eine nicht ausreichende Totzeit während des Ausschaltens kann ZVS-Verluste, einen schlechten Wirkungsgrad und schlimmstenfalls einen Ausfall der Komponenten aufgrund von Durchschlag zur Folge haben. Die erforderliche Mindesttotzeit ist je nach Komponententechnologie verschieden, selbst wenn alle Komponenten vom gleichen Hersteller stammen. Jedoch kann die Mindesttotzeit leicht aus den veröffentlichten Parametern der Komponenten errechnet werden. Durch eine Optimierung der Totzeit, basierend auf der hier vorgestellten Analyse können die Fortschritte der Komponententechnologie genutzt werden und eine bessere Leistung sogar in bestehenden Schaltungen erreicht werden.

Zwar gibt es anspruchsvollere Verfahren, die kontinuierlich eine optimale Anpassung der Verzögerung anstreben. Jedoch ist eine derartige Feinabstimmung mit Hochspannungstreibern nicht realisierbar, weshalb die Entwickler auf feste Totzeiten während der Schaltübergänge zurückgreifen müssen. Um eine minimale Totzeit ohne Durchschlagsgefahr (shoot-through) erreichen zu können, sind tiefgehende Kenntnisse des Schaltübergangsprozesses und eine Berechnung der verschiedenen Schaltintervalle der MOSFET- und Schaltkreisparameter erforderlich. Optimale Verzögerungen werden oftmals empirisch ermittelt. Müssen Schwankungen berücksichtigt werden um die Komponente wählen zu können, mit der sich der höchste Wirkungsgrad erzielen lässt, ist allerdings eine Analyse erforderlich. Zur Veranschaulichung einer solchen Analyse wird in diesem Artikel eine weich geschaltete Vollbrücke verwendet, die mit einem Volllastverhältnis von 50 Prozent je Arm betrieben wird. Diese Topologie ist auch als DC-Transformator bekannt, der häufig zur Erzeugung eines nicht geregelten Ausgangs eines Zwischenbuswandlers (IBC – Intermediate Bus Converter) bei einer Eingangsspannung von 48 VDC verwendet wird. Die hier behandelten Konzepte und parametrischen Kompromisse lassen sich auch auf zahlreiche andere ZVS-Topologien anwenden.

Der Schaltübergangsprozess

Es gibt verschiedene Schaltsequenzen bei einer weich geschalteten Vollbrücke. Jede hat Vor- und Nachteile. Eine Schaltsequenz, bei der jeder Schaltübergang durch Ausschalten des High-Side-MOSFETs initiiert wird, ist in Abbildung 1 dargestellt. Der Stromfluss durch die verschiedenen Komponenten während des Schaltübergangs ist in den Abbildungen 2a bis 2e dargestellt. Zu Beginn sind Q1 und Q4 leitend und die Last ist mit Strom versorgt (Abbildung 2a). Durch Ausschalten von Q1 wird der Schaltübergang eingeleitet und der Strom fließt durch die Diode von Q2 (Abbildung 2b). Dieses Intervall dauert Tdt.

Ist Q1 vollständig ausgeschaltet, wird Q2 mit ZVS eingeschaltet. Es folgt eine kurze Zeit (TXSR), in der der Primäreingang des Transformators kurzgeschlossen ist und der Magnetisierungsstrom des Transformators auf dem Low-Side-MOSFET (Abbildung 2c) zirkuliert. Bei phasenverschobenen Brückenwandlern wird die Ausgangsregelung durch Variieren von TXSR erreicht. Bei DC-Transformatoren wird dies jedoch auf einem Mindestwert gehalten. Nach der Verzögerung TXSR wird Q4 ausgeschaltet und der Magnetisierungsstrom zu Q3 geleitet (Abbildung 2d). Sobald Q3 nach einem weiteren Intervall Tdt mit ZVS eingeschaltet wird (Abbildung 2e), ist der Übergang abgeschlossen.

Die Gesamtübergangszeit ergibt sich aus der Gleichung Ttrans = 2x Tdt + TXSR. Für den Primärübergang ist das Intervall TXSR nicht entscheidend. Es kann theoretisch null sein. Jedoch erfordert der sekundäre Synchron-Gleichrichter einen Mindestwert. Werden die Ausgangsgleichrichter durch Synchron-MOSFETs ersetzt, müssen dessen Treiber während der Totzeit TXSR umgeschaltet werden. Dies gilt sowohl für selbst angesteuerte SSRs als auch für SSRs, die mittels Treiber angesteuert werden. In beiden Fällen werden die sekundären Ansteuerimpulse an den Primäreingang angepasst. Der einzige Unterschied besteht darin, dass TXSR bei einer Selbstansteuerung höher sein muss, da die Anstiegs- und Abfallzeiten des Wandler-Sekundäreingangs wesentlich langsamer sind. Ein weiterer zu berücksichtigender Faktor ist, dass High-Low- und Low-High-Schaltübergänge bei IC-basierten Gate-Treibern nicht symmetrisch sind, wodurch es bei der Pegelverschiebung der Eingangssignale zu einer weiteren Verzögerung kommen kann. Dies unterscheidet sich von der normalen Laufzeitverzögerung durch die Treiberstufen und stellt eine zusätzliche Verzögerung dar. Durch die Pegelverschiebungsverzögerung werden bei den High-Low-Übergängen verfügbare Totzeiten noch weiter verringert. Dies ist jedoch bei Low-High-Übergängen von Vorteil und die verfügbare Totzeit wird erhöht. Die meisten Treiber versuchen die Gesamtverzögerungen innerhalb weniger ns anzupassen, jedoch muss die Differenz TLSH berücksichtigt werden.

Es wird deutlich, dass die ZVS-Einschaltung innerhalb der verfügbaren Totzeit Tdt nur erreicht wird, wenn

  • die Gate-Kapazität des Ausgangsseiten-MOSFET unterhalb von Vth entladen und
  • der Ausgangskondensator des Eingangsseiten-MOSFET annähernd vollständig entladen wird.

Abbildung 3 zeigt einen vereinfachten Gate-Ausschaltkreis, der bei der Analyse verwendet wird. Da alle Kapazitäten abhängig von Vds sind, werden die äquivalenten Ladungswerte bei den Berechnungen verwendet. Es gibt drei verschiedene Stufen bei der Gate-Entladung, wie in Abbildung 4 dargestellt.

  • T0 – T1: Ciss wird von der Gate-Versorgungsspannung Vgss auf die Plateau-Spannung Vgp entladen, vorausgesetzt, es liegt ein konstanter Abschaltstrom an. Während dieses Intervalls wird der Strom Igoff durch die Treiberleistung und nicht durch die Gate-Widerstände beschränkt.
  • T1 – T2: Herkömmliche Plateau-Zeit, in der Vds aufgrund von Überschwingung auf mindestens Vin ansteigt. Der Gate-Strom ist jetzt durch den Gesamtwiderstand in der Gate-Schleife begrenzt.
  • T2 – T3: Stromabfallzeit im Ausgangs-MOSFET.

Die drei Intervalle können mittels der Gleichungen 1a bis 1c berechnet werden. Der Wert Ciss0, der für TGSP verwendet wird, stammt nicht aus den Datenblatttabellen, sondern wird ermittelt bei Vds = 0V, wenn der MOSFET vollständig eingeschaltet ist. Bei ultra-niedrigen RDS(ON) MOSFETs mit sehr hohen Zelldichten mit Trench-Gates und Ladungsausgleichsstrukturen kann Ciss0 bei mittlerer Spannung vier bis fünf Mal höher sein als Ciss. Es gibt zwar keinen Leistungsverlust, jedoch kann dieses Intervall einen wichtigen Teil der verfügbaren Totzeit verschlingen. Die Formel für TGPT definiert die Summe der Spannungsanstiegszeit und der Stromabfallzeit während der Abschaltung, basierend auf den Treiberbedingungen. Dies ist eine unangemessene Annäherung, da die Stromabfallzeit von verschiedenen externen Parametern abhängt, wie zum Beispiel von der Leiterbahninduktivität, der Source-Induktivität der Gehäuse und der Eingangsspannung. Diese Faktoren bestimmen di/dt des Primärschleifenstroms über den Gate-Treiber. Jedoch liegt der Fokus hierbei darauf, eine Nullspannung für den eingangsseitigen MOSFET zu erzielen, die durch einen anderen Ansatz ermittelt werden kann. Geht der Strom im MOSFET auf der High-Side gegen null, wird er von der entsprechenden Komponente auf der Low-Side aufgenommen. Dadurch lässt sich die erforderliche Zeit zur Entladung der Ausgangskapazität einfach auf ein Viertel der Periode von Lpcb und Coss schätzen (siehe Gleichung 2).

Es wird angenommen, dass die Leiterbahninduktivität wesentlich geringer ist als die Streuinduktivität Llk und sich der Transformatorschleifenstrom während TDSD nicht ändert. Damit lässt sich die gesamte erforderliche Zeit für die Totzeit Tdt angeben:

Tdt => TLSH + TGSP + TGPT + TDSD

Dieses Endergebnis ist für Komponenten mit hohen Vth-Werten etwas konservativ. Die höhere Anstiegszeit wird benötigt, bevor die Gate-Spannung Vth erreichen kann.

Testergebnisse für den IBC-Wandler

Die oben genannte Analyse wurde mit dem Hochleistungs-MOSFET SiR882ADP für DC/DC-Hochfrequenzwandler durchgeführt. In Tabelle 1 werden die relevanten Daten der Komponente dargestellt. Testplattform war ein IBC-Wandler (48 V auf 9,6 V), der mit 200 kHz arbeitet. Ursprünglich wurde die Totzeit auf 20 ns festgelegt. Aus Tabelle 1 ist ersichtlich, dass diese Totzeit nicht ausreicht.

Die Abbildungen 5a bis 5c zeigen die Schaltsignale für die drei verschiedenen Totzeiten 50, 75 und 20 ns. Abbildung 6 veranschaulicht die Leistungsverluste des gesamten Wandlers als Funktion verschiedener Totzeiten. Ein optimaler Schaltvorgang bei minimalem Leistungsverlust ergibt sich, wie berechnet, bei einer Totzeit von 50 ns. Bei 20 ns wird der Low-Side-MOSFET mit einer Schaltspannung von Vin, eingeschaltet, wodurch Übergangsschaltverluste (shoot-through) auftreten. Während die Schaltsignalformen bei 75 ns gut ausfallen und eine zusätzliche Sicherheitsmarge bieten, nimmt die Dauer der Diodenleitfähigkeit zu. Abbildung 6 zeigt die Auswirkungen. Die Diodenverluste nehmen mit steigendem Strom fortwährend zu.

Detailanalyse/Untersuchung vor dem Einsatz neuer Bauteile

Im Allgemeinen testen Entwickler eine vielversprechende neue Komponente an einem bereits bestehenden Design beziehungsweise System. Üblich ist es ebenfalls, die neue Komponente ohne Veränderungen einfach anstelle der bestehenden einzusetzen und ein automatisiertes Wirkungsgradtestprogramm auszuführen. Leider sind die Ergebnisse fast nie zuverlässig. Wie oben ersichtlich, hängen die Leistungsverluste stark davon ab, wie gut die Totzeit an die Eigenschaften der Komponente angepasst ist. Moderne Trench-Komponenten mit höherer Zellendichte haben den Vorteil eines sehr niedrigen Rdson-Wertes, sie haben jedoch auch höhere CissO-, Qgd- und Qoss-Werte. Zwar bieten sie eine bessere Gütezahl (FOM – Figure of Merit) und einen besseren Wirkungsgrad, jedoch müssen die Schaltkreise von den Entwicklern fein abgestimmt werden, um das volle Potenzial zu erreichen. Eine Bewertung durch einen Eins-zu-eins-Austausch in bestehende Schaltkreise, ungeachtet der jeweiligen Schalteigenschaften, kann zu irreführenden Ergebnissen führen und Entwickler daran hindern, eine geeignetere Lösung zur Verbesserung der Gesamtleistung zu wählen.

Dies lässt sich durch den Vergleich von drei verschiedenen Komponenten im selben Schaltkreis veranschaulichen. Tabelle 2 zeigt die berechneten optimalen Totzeiten für SiR882ADP im Vergleich zu zwei anderen Bauteilen. In Abbildung 7 ist der gemessene Wirkungsgrad aller Komponenten bei verschiedenen Totzeiten dargelegt. Bauteil H war die ursprüngliche Komponente, die in dem IBC-Wandler mit einer Totzeit von 20 ns eingesetzt wurde. Sie hat die höchste Gate-Schwellenspannung Vth und ist weniger anfällig gegen Übergangsschaltprobleme, selbst bei verringerten Totzeiten. Beide Komponenten mit niedrigerem Rdson zeigen einen schlechteren Wirkungsgrad und zwar einfach deshalb, weil sie in einen Schaltkreis eingebaut wurden, der nicht für sie konzipiert war. Bei einem etwa um die Hälfte verringerten Rdson zeigt Bauteil F eine unwesentlich bessere Wirkungsgradleistung. Bis etwa 50 Prozent der Wirkungsgradleistung ist sie tatsächlich schlechter als ihr Mitstreiter mit dem höchsten Rdson. Der SiR882ADP schneidet bei 20 ns ebenfalls wesentlich schlechter ab, zeigt bei dem Optimalwert von 50 ns jedoch seine Vorteile.