Achronix macht jetzt ihre embedded FPGA IPs auch anderen Kunden verfügbar.

Achronix macht jetzt ihre embedded FPGA IPs auch anderen Kunden verfügbar. Achronix

Ebenfalls vom Kunden festgelegt werden das Speedcore Aspect Ratio und die I/O-Port-Verbindungen. Auch zwischen Leistungsfähigkeit und Verlustleistung kann abgewogen werden. Achronix liefert daraufhin ein GDS II der IP, die vom Kunden direkt in sein SoC integriert wird, sowie eine kundenspezifische, mit allen Features aufwartende Version der ACE-Designtools. Diese nutzt der Kunde zum Designen, Verifizieren und Programmieren der Funktionalität des Speedcore eFPGA. Die IP kommt ohne die großen programmierbaren I/O-Puffer aus, die man in eigenständigen FPGAs findet. Das embedded FPGA ist mit dem übrigen ASIC durch einen extrem breiten parallelen Datenbus verbunden. Es ist durch die modulare Architektur möglich, die Technologie auf andere Prozesse und Metall-Stacks zu portieren. Die embedded FPGA IP ist derzeit auf TSMC 16FF+ verfügbar und wird bis zum ersten Halbjahr 2017 auf TSMC 7 nm erhältlich sein.