Die Enterprise-Verification-Platform von Mentor Graphics.

Die Enterprise-Verification-Platform von Mentor Graphics. Mentor Graphics

Um die Investitionen in die Emulation zu nutzen und sie als echte Verifikationsressource für Unternehmen einzusetzen, muss die Emulation eine Transformation von einem projektbezogenen Entwicklungswerkzeug zu einer vom Rechenzentrum gehosteten weltweiten Ressource vollziehen. Diese Transformation beginnt damit, die Verkabelungen von In-Circuit-Emulatoren (ICE), Geschwindigkeitsadapter und physikalische Endgeräte zu beseitigen und sie durch virtuelle Geräte zu ersetzen. Um verschiedene Projekte und rasch wechselnde Prioritäten zu unterstützen, lassen sich die Peripheriekomponenten des Veloce OS3 Virtualab schnell konfigurieren. Dies ist möglich, weil Virtualab auf standardmäßigen Rechenzentrumscomputern gehostet wird und nicht auf proprietärer Hardware.

Der OS3-Enterprise-Server verwaltet die globalen Emulationsressourcen effizient und konsolidiert sie für kommerzielle Queue-Manager als einzelne Einheit mit hoher Kapazität. Der Enterprise-Server bestimmt die effizienteste Stelle zur Ausführung der einzelnen Aufträge. Aufgaben mit hoher Priorität erledigt er unmittelbar, indem er solche mit niedrigerer Priorität vorübergehend aussetzt.

John Lenyo (links), Vice-President und General-Manager, Design Verification Technology Division, Mentor Graphics mit Mentor-CEO Wally Rhines bei der Vorstellung der Enterprise Verification Platform (EVP).

John Lenyo (links), Vice-President und General-Manager, Design Verification Technology Division, Mentor Graphics mit Mentor-CEO Wally Rhines bei der Vorstellung der Enterprise Verification Platform (EVP).Hans Jaschinski

Veloce OS3 bietet dem Emulator moderne Verifikationsfunktionen einschließlich PSL/Systemverilog-Assertions, funktionaler Coverage und Unified Power Format (UPF) für Low-Power. Das ermöglicht einen leistungsfähigen Coverage-Closure-Flow und Pre-Silizium-Leistungsanalysen von kritischen SoC-Subsystemen mit Anwendungssoftware. Um die Wiederverwendbarkeit von Testbenches zu verbessern, wurde die mit Hilfe von Standard-UVM/RTL aufgebaute Mentor-Verification-IP sowohl für Simulations- als auch für Beschleunigungsmodi entwickelt. Diese Fähigkeiten unterstützen einen reibungslosen Übergang von der Simulation zur Emulation und erlauben eine 1000-fache Leistungssteigerung gegenüber der Simulation ohne Funktionalitätsverluste.

Der Visualizer-Debugger ist eine Debug-Lösung, die eng in die Simulation und Emulation integriert ist. Er bietet eine effiziente RTL, Gate-Level- und Testbench-Debugging einschließlich automatischer Rückverfolgung zum schnellen Auffinden der ursprünglichen Fehlerursache, Debugging auf Protokoll- und Transaktionsebene, eine vollständige Reihe von nativen klassenbasierten UVM- und Systemverilog-Debugging-Fähigkeiten und Low-Power-UPF-Debug.

Der SoC-Signoff ist solange nicht vollständig, bis verifiziert wurde, ob ein Betriebssystem gebootet werden kann. Während sich der Emulator im Leerlauf befindet, enthält das Software-Debugging des Betriebssystems eine große „Think Time“-Komponente. OS3 überlässt diese „Think Time“ dem Off-line-Debugger Codelink. Dieses Tool unterstützt zehnmal so viele Ingenieure wie eine Single-User-JTAG-Probe und wiederholt die Softwareausführung mit Geschwindigkeiten bis zu 100 MHz. Mit OS3 arbeitet der Emulator einen Auftrag nach dem anderen mit voller Geschwindigkeit ab, während das Software-Debugging offline durchgeführt wird. Zusammen ermöglichen diese Fähigkeiten maximale Produktivität beim Debuggen und den frühen Einsatz des Betriebssystems im Designzyklus.