Fit für viele Kerne: Die UDE 4.0 wurde speziell für Multicore-SoCs optimiert.

Fit für viele Kerne: Die UDE 4.0 wurde speziell für Multicore-SoCs optimiert.PLS

Unter anderem können Entwickler mit dem neuen Target-Manager gezielt die Cores und Funktionseinheiten bestimmen, die der Debugger kontrollieren sollen. Um auch bei mehreren Cores die Übersicht zu behalten, sind Debugger-Window-Tabs und Toolbars Core-spezifisch eingefärbt. Das Konzept wird durch Sichtbarkeitsgruppen für Windows einzelner Cores oder frei nach Nutzerwünschen definierbare Zusammenstellungen von Debugger-Views ergänzt.

Der neu implementierte Multicore-/Multi-Programm-Loader unterstützt nun unterschiedliche Compiler-Konzepte für Multicore-Targets. Unter anderem erlaubt er für jeden einzelnen Core das getrennte Laden von Speicher-Images und symbolischen Informationen aus den Ausgabedateien der Compiler.

Für die Steuerung eines Multicore-Targets lassen sich mit der UDE 4.0 zwei oder mehr Cores zu so genannten Run-Control-Gruppen zusammenschalten, um gemeinsames Starten und Stoppen oder gemeinsame Einzelschritte zu definieren. Die Benutzeroberfläche ist dabei für unterschiedliche On-Chip- Synchronisationsmechanismen gleich.

Auch um die wachsenden Datenmengen, die beim Tracen von mehreren Quellen anfallen, hat sich PLS gekümmert. Die UDE 4.0 ist mit einem neuen Multicore-Trace-Framework ausgestattet, das einerseits die klassische Fehlersuche auf der Grundlage der aufgezeichneten Daten gestattet und andererseits verschiedene statistische Auswertungen wie Profiling-Analyse und Code-Coverage bietet. Zusammen mit einem neuen Trace-Pod für das Universal Access Device UAD3+ wird serieller High-Speed-Trace auf Basis des Aurora-Protokolls von bis zu vier Lanes mit je 3,125 GBit/s unterstützt. Aktuelle verfügbare Targets hingegen bieten bislang nur eine Lane mit 2,5 GBit/s (AURIX/Infineon) oder vier Lanes mit 1,25 GBit/s (Qorivva/Freescale).

Zu den von der UDE 4.0 neu unterstützten Mikrocontrollern zählen die AURIX-Familie von Infineon, die Qorivva-Bausteine MPC57xx von Freescale, die SPC57x-Familie von STM – bei diesen drei Modellreihen  können auch die Programme für die integrierten Generic-Timer-Module (GTM) und Hardware-Security-Module (HSM) debuggt werden – die Cortex-M4-Familien XMC4400 und XMC4200 von Infineon sowie die Kommunikationsprozessoren NetX51 und NetX52 von Hilscher.