Bild 1: Ein Smart Fusion 2 SoC FPGA enthält einen 166 MHz ARM Cortex-M3 mit bis zu 512 KByte Embedded Flash und einen kompletten Peripherieset.

Bild 1: Ein Smart Fusion 2 SoC FPGA enthält einen 166 MHz ARM Cortex-M3 mit bis zu 512 KByte Embedded Flash und einen kompletten Peripherieset. Microsemi

Die Libero SoC Design Suite bietet hohe Produktivität mit ihren umfassenden einfach erlernbaren und einfach einsetzbaren Entwicklungstools für Entwicklungen mit Microsemis leistungseffizienten Flash-basierten Smart Fusion 2-, IGLOO2- und RTG4-FPGAs. Die Suite enthält Industriestandard Synopsys Synplify Pro Synthese- und Mentor Graphics ModelSim Simulation mit Best-in-Class Constraints-Management, Debug-Fähigkeiten und sicherer Unterstützung bei der Programmierung in der Produktion.

Die Resolver-Schnittstellen-IP ist komplett in der FPGA Fabric implementiert und übernimmt zwei Schlüsselfunktionen. Sie enthält einen RDC-Subblock (Resolver Digital Converter), der Resolversignale von den sekundärseitigen Wicklungen verarbeitet und in ein digitales Winkel/Rotorwinkel-Format und Geschwindigkeit wandelt. Außerdem liefert die IP ein rechteckförmiges Ausgangssignal, das verwendet wird, um die primärseitigen Resolverwicklungen zu treiben.

Bei der Sinc3-Filter-IP handelt es sich um eine digitale Tiefpassfilter-IP, implementiert in ein FPGA zur Demodulation des Ausgangs eines Delta-Sigma-A/D-Wandlers. Sinc3-Filter und Resolver-Schnittstellen-IP nutzen nur wenig FPGA-Ressourcen, um sicherzustellen, dass die komplette Motorsteuerungslogik in das FPGA mit der geringsten Dichte (Lowest Density) implementiert werden kann. Die Resolver-Schnittstellen-IP verfügt außerdem über eine Kalibrierungsfunktion, um die Null-Position des Resolvers auf die Null-Position des Motors auszurichten. Zudem enthält sie sowohl das Resolver-Treibersignal als auch die Demodulation von sekundären Resolver-Signalen.

Bild 2: Ein Igloo 2 FPGA verfügt über ein Speicher-Subsystem mit bis zu 512 KByte Embedded Flash, 2 x 32 KByte Embedded SRAM, zwei DMA Engines und zwei DDR-Controller.

Bild 2: Ein Igloo 2 FPGA verfügt über ein Speicher-Subsystem mit bis zu 512 KByte Embedded Flash, 2 x 32 KByte Embedded SRAM, zwei DMA Engines und zwei DDR-Controller. Microsemi