FPGA OpenMORE

Mentor Graphics und Xilinx präsentieren FPGA OpenMORE, das erste Referenz-Bewertungsprogramm, mit dem man die Wiederverwendbarkeit von IPs in großen FPGA-Designs mit mehreren Millionen Gattern untersuchen kann. Mit FPGA OpenMORE können ASIC-Designs schnell und einfach auf FPGA-Designs umgestellt werden. FPGA OpenMORE beruht auf dem bekannten Reuse Methodology Manual (RMM, Ausgabe 2), das von Mitarbeitern der Firmen Synopsys und Mentor zusammen verfasst wurde, wobei das Kapitel FPGA auf einer den Regeln und Hinweisen von Xilinx verfassten Ergänzung beruht.
Seit der Einführung der neuesten Generation der Virtex-II Architektur von Xilinx, die auch sogenannte System-Level Integration ermöglicht, und seit der Verfügbarkeit von Entwicklungswerkzeugen, die zu den ASIC Entwicklungsverfahren kompatibel sind, kann man nach Angaben der IP-Division von Xilinx für ASICs und FPGAs ähnliche, wenn nicht sogar identische Wiederverwendungs-Strategien für Designs befolgen. Bisher konnte man gängige Design-Wiederverwendungsverfahren und -Werkzeuge ausschließlich für System-on-Chip Designs anwenden, die in einem ASIC implementiert wurden. Mit der aktuellen Deep-Submicron Technologie lassen sich nun auch immer mehr System-Level Funktionen auf einem großen, programmierbaren FPGA integrieren.

Mentor Graphics
Tel. (0041-1) 308 60 26-00
manfred_zaltron@mentorg.com
http://www.mentor.com