Während die Mobilfunkanbieter die ersten sein möchten, die Verbrauchern neue Dienstleistungen und Geräte, größere Bandbreiten sowie Servicepläne anbieten, mit denen sich höhere Gewinne erzielen lassen, versuchen auch Netzanbieter mit zu mischen. Die Netzanbieter wollen die Ausstattung für 5G zur Verfügung stellen, die als Grundlage für die nächste Generation der drahtlosen Kommunikation dienen soll. Zur Bereitstellung dieser drahtlosen Infrastruktur für 5G setzte Beecube (ein kürzlich von National Instruments akquiriertes Unternehmen) FPGAs sowie SoCs des Typs Zynq-7000 von Xilinx ein, um den Herstellern ein neues Emulationssystem sowie einen Emulator für Handsets zu liefern. Mithilfe der Beecube-Produkte Bee7 und Nano-Bee können Entwicklungsteams 5G-Technologien schneller auf den Markt bringen.

xcell-issue-92-beecube-page.jpeg

National Instruments

5G: Überblick und Features

Ein Schlüsselbestandteil der Zukunft der Mobilfunktechnologie wird der weit verbreitete Einsatz von 5G-Netzwerken sein. Die wichtigsten Ziele bei 5G sind eine Kapazitätssteigerung um das Tausendfache, die Unterstützung von wenigstens 100 Milliarden Geräten sowie Datenraten von bis zu 10 GBit/s für den einzelnen Anwender. Hinzu kommt, dass diese neuen Netzwerke in der Lage sein werden, Unmengen an Verbindungen mit geringer Latenz zwischen Menschen, Maschinen und Geräten zu ermöglichen. Ziel ist es, 2020 einsatzbereite 5G-Netzwerke zu haben. Mithilfe der nächsten Entwicklungsphase bei bestehenden Mobilfunktechnologien wie LTE und WLAN sowie von völlig neuen Technologien soll dann der Zugang zum 5G-Funknetz zur Verfügung stehen.

Bild 1: Die Blade BEE7 in einem ATCA-Chassis kommt zur Prototypenerstellung sowie in Feldversuchen von äußerst anspruchsvollen 5G-Anwendungen zum Einsatz, beispielsweise C-RAN, Massive-MIMO und Millimeterwellen.

Bild 1: Die Blade BEE7 in einem ATCA-Chassis kommt zur Prototypenerstellung sowie in Feldversuchen von äußerst anspruchsvollen 5G-Anwendungen zum Einsatz, beispielsweise C-RAN, Massive-MIMO und Millimeterwellen.National Instruments

Während die Branche die Hauptziele für 5G bereits definiert hat, stellt sich die technische Frage, wie sich diese Ziele überhaupt erreichen lassen. Weltweit sind viele Unternehmen gerade dabei, die 5G-Infrastrukturkomponente sowie die zahlreichen beachtenswerten Geräte zu entwickeln, die damit kommunizieren werden.

Die genauen technischen Ansätze für 5G sind noch nicht spezifiziert, doch einige Aspekte kristallisierten sich bereits heraus. Künftige Wireless-Systeme werden die vorhandene Bandbreite effizienter nutzen, indem sie die räumliche Diversität mithilfe von Massive-MIMO, Beamforming und ähnlichen Verfahren ausschöpfen. Bis dahin neu zugewiesene Mobilfunkfrequenzen erhöhen gleichzeitig die Gesamtkanalkapazität. Dadurch erreichen die Systeme einen höheren Datendurchsatz – hauptsächlich über Trägerbündelung (Carrier Aggregation) und neue Frequenzbänder. Die Dichte der städtischen Funkzellen wird sich erhöhen, sodass einhergehend damit die Leistungsanforderungen sinken, was wiederum eine wesentlich höhere spektrale Effizienz in einem Gebiet ermöglicht. Sowohl für Daten- als für auch Steuerungszwecke wird das Kernnetz vermehrt auf die Cloud zurückgreifen.

Wenn ihre Ideen und Spezifikationen von internationalen Normungsinstituten umgesetzt werden sollen, sind diejenigen Unternehmen im Vorteil, die funktionierende Funksysteme auf FPGA-basierten Plattformen mit komplexer I/O- und Rechenleistung vorweisen können, denn noch gibt es keine festgelegten Spezifikationen für 5G. Diese Plattformen machen die schnelle Prototypenerstellung möglich und erleichtern zudem das Testen von Algorithmen mit echten Daten in der Praxis sowie über Tage und Wochen hinweg.

Plattform zur Erstellung von Prototypen

Keine Plattform kann allein alle Anforderungen für die Prototypenerstellung im 5G-Bereich erfüllen. Allerdings ist es bereits möglich, die wichtigsten Anforderungen zu erkennen.

Bild 2: Die Architektur der BEE7 zeigt auch die Anzahl der Kanäle mit 10 GBit/s. Die volle Anbindung der seriellen Transceiver pro FPGA beträgt 800 GBit/s.

Bild 2: Die Architektur der BEE7 zeigt auch die Anzahl der Kanäle mit 10 GBit/s. Die volle Anbindung der seriellen Transceiver pro FPGA beträgt 800 GBit/s.National Instruments

Ein Anstieg der Datenrate um das Tausendfache setzt jede Hardware unter Druck. Daher muss sich eine Plattform für die Prototypenerstellung so skalieren lassen, dass sie Datenraten im zweistelligen Terrabit-Bereich übertragen, hunderte von Lichtwellenleitern erfassen sowie analoge HF-Daten im zweistelligen Gigasample-Bereich unterstützen kann.

Bei der Implementierung von Modulationsformaten höherer Ordnung über viele Antennen und Sektoren hinweg, zum Beispiel bei Massive-MIMO, ist eine digitale Signalverarbeitungsleistung in gewaltiger Höhe erforderlich, sodass zehntausende von MAC-Einheiten (MACs) erforderlich sind.

Während moderne Kommunikationssysteme immer komplexer werden, sehen sich nur noch die größten OEMs in der Lage, ihre gesamtes IP (Intellectual Property, geistiges Eigentum) zu warten. Eine umfangreiche Fülle an IP, darunter Massive-MIMO, CPRI, mehrere Signalverläufe und Protokolle für LTE-Advanced, kann die Entwicklung drastisch beschleunigen.

Die globalen Anbieter versuchen, so viel Rechenleistung wie möglich in die Cloud zu transferieren. Diese Anstrengung lässt die Palette an Datenzentren in die Höhe schnellen und senkt dadurch die Kosten für die Verarbeitung bei jedem Aufruf. Die effiziente Anbindung an die Cloud erfordert Schnittstellen für 10-Gigabit-Ethernet, 40-Gigabit-Ethernet oder PCI-Express.

Das Programmiermodell muss die wichtigsten bestehenden Entwurfsprozesse in C, C-to-Gates, VHDL, Verilog und High-Level-Modellierungsumgebungen unterstützen, wobei Labview und Matlab/Simulink am bekanntesten sind. Die Hardware muss in der Lage sein, Clocks von CPRI oder synchronem Ethernet aufzunehmen. Außerdem muss sie die Takte bereinigen, um die Integrität der Breitbandfunksignale mit hoher Informationsdichte zu erhalten. Für diese Herausforderungen hat Beecube die neue Emulationsplattform Bee7 erstellt, die Funktionen der Virtex-7-FPGAs von Xilinx nutzt.

Die Plattformarchitektur der Bee7

Die Plattform Bee7 ist eine moderne Architektur, die Beecube von Grund auf entwickelt hat, um die zuvor genannten Anforderungen an die Kommunikationssysteme der nächsten Generation zu erfüllen. Die absolut größte Herausforderung bei der Zusammenstellung einer fortschrittlichen Architektur für die Erstellung drahtloser Prototypen ist die Konnektivität. Die Datenmenge, die das System schnell und effizient verschieben muss, ist enorm. Das Herzstück des Prototypensystems Bee7 ist der Xilinx XC7VX690T. Dieser Chip kombiniert 80 serielle Transceiver mit 3600 DSP-Slices und macht das Xilinx-FPGA so zu einem Motor für anspruchsvolle drahtlose Anwendungen – sowohl für die Prototypenerstellung als auch für frühe Feldversuche.

Bild 3: Nano-Bee ist ein Emulationssystem für eine schnellere Entwicklung von Mobilfunkgeräten der nächsten Generation.

Bild 3: Nano-Bee ist ein Emulationssystem für eine schnellere Entwicklung von Mobilfunkgeräten der nächsten Generation.National Instruments

Da Bee7 im ATCA-Formfaktor realisiert ist, der üblicherweise im Telekommunikationsbereich Verwendung findet, kann die Bee7 in den bestehenden Zellen von Basisstationen für Feldversuche zum Einsatz kommen. Vier der Xilinx-FPGAs XC7VX690T sind miteinander verbunden (Bild 2). Vier FMC-Steckplätze verbinden jedes FPGA mit einer analogen Karte und unterstützen dadurch Abtastraten von bis zu 5,6 GSample/s. Ein 64 GByte großer DDR3-Speicher dient sowohl zur Datenerfassung als auch als Puffer für die Datenübertragung. Dieser Speicher ist äußerst hilfreich in den frühen Phasen der Prototypenerstellung. Entwicklerteams können mit Labview von National Instruments oder Matlab von Mathworks Simulationsvektoren erstellen und diese dann für die Wiedergabe in den Systemspeicher laden oder umfangreiche Analysen der erfassten Daten durchführen.

Die seriellen Transceiver der Geräte der 690T-Serie sind auf Übertragungsraten von 13,1 Gbit/s ausgelegt. Viele der im Telekommunikationsbereich genutzten Standards wie 10-Gigabit-Ethernet und CPRI (Rate 8) sind für 10 Gbit/s geeignet. Diese Leistungsvorgabe erfüllt auch Bee7, das bei einem Aufbau wie in Bild 2 eine Verbindung mit 800 Gbit/s pro FPGA erreicht.

Punkt-zu-Punkt-Konnektivität

Eck-Daten

Mit Blick auf das Jahr 2020, in dem 5G weiträumig zum Einsatz kommen soll, ist es wahrscheinlich, dass die meisten OEMs ihre Produktionsausstattung auf der Basis der FPGAs und All-Programmable-SoCs von Xilinx erwerben werden. Die Hardwarekomplexität der Bitübertragungsschicht in 5G stellt nämlich eine zu große Herausforderung dar, sodass ASIC-Implementierungen nicht garantiert frei von Hardwarefehlern und auch nicht flexibel genug sein werden, um die sich weiter entwickelnden Standards zu erfüllen. OEMs werden gut daran tun, die flexible Anpassbarkeit der Hardware mittels Software in ihre Entscheidung mit einzubeziehen.

Eines der Ziele der Bee7-Architektur ist die Bereitstellung der geringstmöglichen Latenz beim Datenfluss und ein garantierter Datendurchsatz beim Streaming. Diese Vorgaben wären mit einer geteilten Bustopologie praktisch unmöglich zu erreichen, da unterschiedliche Clients den Bus jederzeit blockieren können. Dadurch erhöht sich die Latenz, was wiederum ein makelloses Streaming für andere Clients stört. Daher nutzt Bee7 stattdessen ein Modell für die Punkt-zu-Punkt-Konnektivität.

Hochgeschwindigkeits-Serialisierer/-Deserialisierer (Serdes) sind das Rückgrat der Datenbewegung in der Bee7-Umgebung. Leiterbahnbreiten, die Dicke des Dielektrikums und die Platzierung sowie die Größe der Durchkontaktierung sind darauf abgestimmt, dass die Übertragungsleitungen von Punkt zu Punkt einen Widerstand von 100 Ohm bieten, um eine optimale Leistung und Signalintegrität sicherzustellen. In vielen Fällen liegen leistungsstarke Leiterbahnen auf inneren Leiterplatten-Lagen, so es zu weniger elektromagnetischer Strahlung sowie zu einer einfacheren CE-Zertifizierung beziehungsweise einer schnelleren Genehmigung durch die FCC (Federal Communications Commission) kommt.

Die Verbindung des Blade Bee7 zu anderen Geräten (beispielsweise andere Bee7) lässt sich in drei Kategorien unterteilen: weniger als 3 m, mehr als 300 m sowie der dazwischenliegende Bereich.

Bei Verbindungen unter 3 m können elektrische Kupferleitungen zum Einsatz kommen – sicherlich die kostengünstigste Variante. Dies ist in der Bee7-Umgebung mithilfe von SFT+- oder QSFP-Anschlüssen sowie mit kurzen Patchkabeln möglich. Auch die Blade-zu-Blade-Kommunikation innerhalb eines Racks unterstützt dies. Bei größeren Entfernungen von bis zu 300 m sind LWL-Kabel für Kurzstrecken die kosteneffizienteste Alternative. Die Bee7 ist mit eingebauten optischen Kurzstreckenmodulen erhältlich. Bild 2 zeigt, dass jedes FPGA über zwölf Serdes-Leitungen verfügt, die mit einem IMOT (Intermodule Optical Transceiver) verbunden sind. Die Anschlüsse befinden sich auf der Vorderseite der Blade Bee7 und könnten ebenso mittels CPRI direkt an nahe gelegene RRH-Empfangseinheiten (Remote Radio Heads) angebunden werden.

Für längere Entfernungen sind spezielle optische Langstrecken-Transceiver nötig, die Daten bis zu 40 km weit ohne Repeater übertragen können. Diese Transceiver werden einfach mit den SFT+- und QSFP-Anschlüssen des Rear Transition Module (RTM) verbunden und könnten für RRH-Empfangseinheiten zum Einsatz kommen, die weiter als 300 m von der Bee7 entfernt sind.

Die volle Anbindung einer Bee7-ATCA-Blade liegt bei Verwendung des RTMs im Bereich 640 GBit/s und mit den IMOT-Anschlüssen auf der Vorderseite bei 480 GBit/s. Wenn keine Analog-I/O erforderlich ist, stehen mithilfe passender FMC-Karten zusätzliche 320 Gbit/s zur Verfügung.

Zu den gängigen Herausforderungen bei der Entwicklung mit Serdes zählt der Umgang mit Verzögerungen, Kalibrierung und Taktung. Die Software Beecube Platform Studio (BPS) führt beim Start eine automatische Kalibrierung durch, und viele der Low-Level-Details der Serdes werden abstrahiert. Der Entwurf mit Serdes in der Beecube-Umgebung ist relativ intuitiv, wobei sich die Verzögerungsmerkmale jedes Multigigabit-Transceivers wie ein FIFO verhalten.

Herausforderungen bei der Taktung

In verteilten Systemen wird es äußerst schwierig, lange Entfernungen mit voneinander unabhängigen Takten und Daten zu überwinden. Standards wie CPRI sind die Norm in der drahtlosen Welt, um Daten von dezentralen Funkgeräten an die Basisband-Verarbeitungseinheit weiterzuleiten. Rückgewonnene Clocks (wie bei CPRI) weisen üblicherweise einen schlechten Wert beim Phasenrauschen auf. Der besondere PLL-basierte Schaltkreis der Bee7 verringert dieses Phasenrauschen auf unter 300 fs. Diese Takte lassen sich multiplizieren, um so Abtast-Taktraten im Gigahertz-Bereich zu erzeugen, wobei das geringe Phasenrauschen von weniger als 300 fs bestehen bleibt. Angepasste Takte kann das System an die analogen FMC-Karten (ausschlaggebend für die Abtasttakte) sowie an die FPGAs weitergeben.

Überlegungen im HF-Bereich

Eine direkte HF-Abtastung und -Synthese bis zu 6 GHz waren lange Zeit Ziele von Software-Defined Radio (SDR), doch erst seit Kurzem sind sie dank der Einführung von Hochgeschwindigkeits-D/A- und -A/D-Wandlern auch in der Praxis umsetzbar. Beecube hat eine modulare Architektur entwickelt, die analoge Schnittstellen über FMC-Karten unterstützt, welche mit dem Motherboard verbunden sind.

Gegenwärtig sind Module mit Abtastraten von bis zu 5,6 GSample/s verfügbar, mit denen sich ein Spektrum von 2 GHz direkt synthetisieren oder digitalisieren und von oder zu einem FPGA-Motherboard weiterleiten lässt, damit eine Modulation, Demodulation oder andere Verarbeitung durchführbar ist. Die analogen FMC-Karten unterstützen die erste und die zweite Nyquist-Zone, sodass die Möglichkeit besteht, das gesamte Spektrum unterhalb von 2 GHz oder Blöcke aus dem 2-GHz-Spektrum bei höheren Frequenzen zu untersuchen.

Hochgeschwindigkeits-D/A- und -A/D-Wandler sind bekannt dafür, dass sie sich nur schwer effizient in reale Systeme integrieren lassen. Um die höchste Leistung zu erzielen, sind sie ineinander verschachtelt, und sie erfordern äußerst stabile Takte, deren Jitter maximal 500 fs betragen darf. Die Bee7-Plattform bietet einen typischen Jitter von weniger als 300 fs bei gegebenem Referenztakt von 307,2 MHz und Grenzen des integrierten Phasenrauschens von 100 Hz bis 10 MHz. Die D/A- und A/D-Wandler erfordern zudem spezielle Trainingssequenzen, welche die Phase der Daten-Strobes festlegt, um die Datenintegrität bei der Datenübertragung auf oder von Hochgeschwindigkeitsgeräten zu maximieren. Alle Plattformen von Beecube führen beim ersten Hochfahren die Trainingssequenzen aus. Dadurch müssen Entwickler diese Low-Level-Details nie beachten und können ihr System sofort in Betrieb nehmen.

Entwicklungsprozess und IP

C/C++, Matlab, VHDL, Verilog, Labview und Simulink spielen alle eine Rolle bei der Entwicklung von 5G-Systemen der nächsten Generation. Die Beecube-Plattformen sind schon immer auf Entwicklungswerkzeuge ausgelegt, wodurch Entwickler die Möglichkeit haben, ihren bevorzugten Entwicklungsprozess zu wählen. Sind alle Grundaufgaben durch ein Entwicklungswerkzeug abgedeckt, richtet sich der Fokus schnell auf die IP.

Beecube stellt viele der Low-Level-Schnittstellen zur Verfügung, die für die Erstellung von Designs für leistungsstarke Kommunikationssysteme nötig sind. Zudem bietet das Unternehmen 10- und 1-Gigabit-Ethernet-Kerne, während Xilinx neben CPRI und PCI-Express auch eine synchrone Version seines Aurora-Kerns für die interne Kommunikation zwischen den FPGAs liefert. Hinzu kommt, dass neben der Schnittstelle des Onboard-DDR3-Speichers auch Standard-FIFOs und Schnittstellen zum Block-RAM zur Verfügung stehen.

Nano-Bee

Die Bee7 deckt den Bedarf an wirklich großer Konnektivität und Leistungsfähigkeit für digitale Signalverarbeitung in Infrastrukturlösungen. Wie sieht es mit einem Werkzeug für die Emulation des Handsets (User Equipment) aus? Ein Handset erfordert mäßige digitale Signalverarbeitung und digitalen Signalaustausch, sollte mittels Akku bei Mobilfunktests arbeiten und wird über eine stark integrierte MAC-Schicht sowie über höhere Schichten der Protokollverarbeitung verfügen. Auf Basis des Zynq SoC XC7Z100 gibt es jetzt einen Emulator für Handsets.

Über diesen Beitrag

Der englischsprachige Orginalbeitrag ist erstmals in der Xilinx-Hauszeitschrift XCELL Issue 92 unter dem Titel „5G Wireless Brings Ubiquitous Connectivity“ erschienen.

Die Bitübertragungsschicht (Physical Layer) eines 5G-Handsets muss flexibel sein – und das wäre eine Herausforderung für jede typische Prozessorarchitektur. Doch bei den 2020 DSP-Slices im Zynq 7100 geschieht die Implementierung der Bitübertragungsschicht sehr direkt. Die Anforderungen des Handsets an eine Anbindung mit 10 Gbit/s sind im SoC Zynq 7100 ebenso unkompliziert.

Die Zynq-Produktfamilie ist ideal geeignet für den Emulator eines Handsets, da sie über zwei Cortex-A9-Kerne von ARM verfügt, mit denen sich die MAC- und höheren Protokollschichten implementieren lassen. Ein hoher Prozentsatz der existierenden Mobiltelefone nutzt ARM-Prozessoren, sodaa die Unternehmen in der Lage sind, einen Großteil der vorhandenen Programmcode-Basis für die Verarbeitung höherer Schichten wiederzuverwenden. Die enge Schnittstelle zwischen dem ARM-Kern und der programmierbaren Fabric erhält eine niedrige Latenz und verbessert die Leistung. Bleiben der Zynq SoC sowie die übrige Nano-Bee-Hardware bei einer Leistung von unter 5 W, dann lässt sich das System mit einem Batteriesatz betreiben – in jedem Fall ein Pluspunkt für das Testen des Emulators eines Handsets.

Nano-Bee nutzt dieselben Leistungsverstärker, Diplexer, Eingangsfilter und andere Elemente der Signalkette, um einen 3GPP-kompatiblen Emulator eines Handsets (Ausgangsleistung von +23 dBm, Eingangsempfindlichkeit von -94 dBm) zu liefern, der auf einem Großteil der LTE-A-Bänder sowie auf unlizenzierten Bändern bei 2,4 und 5 GHz arbeitet.

IP: Der beschleunigte Weg zu 5G

Der Weg hin zu 5G als Mobilfunkstandard ist komplex, anspruchsvoll und stellt eine enorme Investition für jeden dar, der diesen von Grund auf entwickeln will. Unternehmen können die Entwicklungsanstrengungen beschleunigen, indem sie sich mit jemandem zusammenschließen, der bereits über entsprechende IP (Intellectual Property) verfügt.

Welche Art von IP kann diese Bemühungen vorantreiben? Ganz grundsätzlich ist zunächst einmal IP wie 10GE, CPRI und DDR3 essenziell für jedes leistungsstarke drahtlose System. Des Weiteren muss jedes 5G-System das LTE-A-Netzwerk unterstützen, weshalb ein grundlegender LTE-A-Stack erforderlich ist. Außerdem gibt es IP, die sich auf die unterschiedlichen Forschungsbereiche zu 5G konzentriert: Wellenformen für Luftschnittstellen, Massive-MIMO, Millimeterwellen und C-RAN.

Zu den neuen Wellenformen für Luftschnittstellen zählen unter anderem GFDM, UFDM und FBMC. Hinter diesen Wellenformen steckt die Intention, eine höhere spektrale Effizienz und bessere Leistungsmerkmale zu erzielen. In LTE-A genutzte OFDM weist eine hohe Differenz zwischen dem Spitzen- sowie dem Mittelwert der Leistung auf und macht ein kostenaufwendiges Schaltungsdesign erforderlich, damit Leistungsverstärker im linearen Betrieb arbeiten können. Dies verringert die Interferenz außerhalb des Bandes sowie die Intermodulationsverzerrung.

Bei Millimeterwellen sind aufgrund der unterschiedlichen Ausbreitungsmerkmale bei diesen Frequenzen unterschiedliche Kanalmodelle notwendig. IP muss zudem die sehr großen Bandbreiten (bis zu 5 GHz) und hohen Spitzendatenraten behandeln, die mit einer hohen Bandbreite einhergehen.

Verfügbares IP alleine ist nicht ausreichend – IP muss einfach miteinander kombiniert werden können. National Instruments bietet ein breites IP-Portfolio an, das Entwickler auf einer Kombination aus FPGAs und Prozessoren einsetzen können. Ein typisches IP-Beispiel ist eine Bibliothek, die sich auf die 5G-Prototypenerstellung konzentriert. Die IP lässt sich in der Labview Communication System Design Suite direkt miteinander verknüpfen. Labview verfügt außerdem über alle Signalverlaufsquellen- und Analysewerkzeuge, die für die Stimulation und Analyse eines Entwurfs nötig sind.

Zusammen mit verschiedenen IP-Bibliotheken kann Labview dabei helfen, mehrere Monate an Entwicklungsarbeit einzusparen. Außerdem funktioniert die IP zuverlässig. Labview interagiert nahtlos mit der Werkzeugkette von Xilinx, wodurch schnelle Untersuchungen und Experimente möglich sind. In Verbindung mit der Vielzahl von NI-Hardwareplattformen ist dies mit großer Sicherheit der schnellste Weg, um einen funktionsfähigen Prototyp in ein 5G-Kommunikationssystem zu implementieren. Demnächst wird auch Beecube Support für Labview auf seiner Hardware anbieten.

Noch fünf Jahre

Der Wettlauf um die Lösung der technischen Herausforderungen rund um 5G ist eröffnet. Wir sind noch fünf Jahre vom kommerziellen Einsatz entfernt, doch viele Unternehmen müssen bereits jetzt Prototypen dieser neuen Algorithmen und Anwendungen erstellen, sobald sich die Standards zu festigen beginnen. Geräte mit FPGAs und Zynq-SoCs von Xilinx können zusammen mit kommerziell verfügbaren 5G-Plattformen für die Prototypenerstellung im Vergleich zur Entwicklung mit benutzerdefinierten Plattformen für die Prototypenerstellung die Entwicklungszeit deutlich verkürzen. Dank dieser Werkzeuge sind Systemarchitekten und Systementwickler bei der Aufgabe in der Lage, die besten Architekturen und Algorithmen zu finden, voranzukommen, anstatt die Plattform zu konstruieren, auf der der Prototyp erstellt wird. Sie ermöglichen es den Pionieren zudem, ihre frühen Versuche zu beschleunigen und Erfahrung mit neuen Systemen, Algorithmen und Netzwerkarchitekturen zu sammeln.