System-on-Chip-FPGAs verlangen oft mehrere Versorgungsspannungen, die entsprechend der Spezifikationen des Herstellers in einer genau festgelegten Reihenfolge hochzufahren sind (Power Sequencing). Dadurch lassen sich Spitzenströme beim Einschalten von SoC-FPGAs und somit eine mögliche Beschädigung der Bausteine verhindern. Zum definierten Hochfahren von Versorgungsspannungen gibt es verschiedene Techniken.

Eckdaten

Die aktive Entladung von Stützkondensatoren gilt als zuverlässige Methode, um die unterschiedlichen Versorgungsspannungen moderner FPGAs nach einer bestimmten Reihenfolge und in festgelegten Zeiten abzuschalten. Zu diesem Zweck hat Diodes den für 30 V ausgelegten N-Kanal-MOSFET DMN3027LFG entwickelt.

Bei manchen Methoden nutzen die Entwickler den Power-Good-Ausgang des DC/DC-Wandlers zum Steuern des Enable-Anschlusses der nächsten hochzufahrenden Versorgungsspannung. Eine eventuell erforderliche Verzögerung lässt sich mit einem zusätzlichen Kondensator erreichen.

Einen ähnlichen Ansatz verwendet ein Rücksetz-IC, das den nächsten Spannungswandler der Einschaltsequenz aktiviert, sobald die Versorgungsspannung einen erlaubten Wert erreicht hat. Beide Vorgehensweisen haben Nachteile und können die Reihenfolge beim Abschalten der Versorgungsspannungen nicht steuern. Zum sicheren Betrieb von System-on-Chip-FPGAs ist die Reihenfolge beim Ausschalten der Versorgungsspannungen aber ebenso wichtig wie die beim Einschalten.

Bild 1: Mit einem Power-Sequencing-IC lassen sich die verschiedenen Versorgungsspannungen für ein FPGA nach einer definierten Reihenfolge hochfahren.

Bild 1: Mit einem Power-Sequencing-IC lassen sich die verschiedenen Versorgungsspannungen für ein FPGA nach einer definierten Reihenfolge hochfahren. Diodes

Power-Sequencing-ICs

Eine zuverlässigere Möglichkeit zum definierten Ein- und Ausschalten von Versorgungsspannungen bieten Power-Sequencing-ICs. Dieser Baustein lässt sich so programmieren, dass er jedes Enable-Signal zu einem definierten Zeitpunkt sendet. Bild 1 zeigt, wie ein Mehrkanal-Sequencer die Kernlogik, die Peripheriefunktionen und den I/O-Bereich eines FPGA verwalten kann. Dennoch bleibt die Steuerung der Abschaltsequenz schwierig, weil die Stützkondensatoren auf jeder Versorgungsleitung noch eine unbestimmte Zeit nach dem Abschalten des DC/DC-Wandlers eine Restladung halten können. Die Gesamtkapazität der Sieb- und Stützkondensatoren einer Versorgungsleitung kann bis zu 20 mF erreichen.

Eine aktive Entladung der Pufferkapazitäten mit einer Schaltung, die eine bekannte Zeitkonstante aufweist, ermöglicht dem Sequencer, die richtige Abschaltreihenfolge beizubehalten. Dies lässt sich erreichen, indem man vorübergehend einen Entladewiderstand in Reihe zum Kondensator schaltet. Bild 2 zeigt, wie sich ein Widerstand mithilfe eines MOSFET-Paars einbinden lässt. Dabei sind nur wenige zusätzliche Bauteile erforderlich.

Der EN-Ausgang EN (1) des Power-Sequencers ist mit dem Enable-Anschluss des DC/DC-Wandlers und dem Gate des P-Kanal-MOSFET verbunden (Q1). Sobald die Spannung am Ausgang des Sequencers sinkt, um den DC/DC-Wandler abzuschalten, invertiert Q1 das Signal und schaltet dadurch den N-Kanal-MOSFET Q2 ein. Unmittelbar nach dem Einschalten entlädt Q2 den 15-mF-Stützkondensator über den Widerstand R2 gegen Masse.

Zusätzliche Verzögerung erforderlich

Die Schaltung in Bild 2 geht davon aus, dass der DC/DC-Wandler keine Ausgangsspannung mehr erzeugen kann, sobald das Abschaltsignal angelegt ist. Kann der Ausgang des DC/DC-Wandlers nach dem Erhalt des Abschaltbefehls jedoch weiterhin eine Versorgungsspannung liefern, ist vor dem Aktivieren der Entladeschaltung eine zusätzliche Verzögerungszeit erforderlich.

Der Wert von R2 ist so zu wählen, dass sich eine geeignete Entladezeit ergibt, damit der Sequencer das Herunterfahren innerhalb eines akzeptablen Zeitraums beenden kann. Zudem ist dafür zu sorgen, dass der Widerstandswert groß genug ist, um steil ansteigende Stromspitzen zu verhindern, die zu EMI-Problemen sowie zu vorübergehenden Wärmebelastungen von Q2 und der Stützkondensatorbank führen können. In der Praxis erfolgt die Wahl von R2 nach der Berücksichtigung wichtiger Parameter wie Einschaltwiderstand (RDS(ON)) von Q2 und äquivalenter Reihenwiderstand (ESR) der Kondensatorbank.

Bild 2: Aktive Entladeschaltung für ein kontrolliertes Power Sequencing.

Bild 2: Aktive Entladeschaltung für ein kontrolliertes Power Sequencing. Diodes

Wahl des MOSFET

Bei der Wahl des MOSFET Q1 sollten Entwickler von der ausgangsseitigen Schwellenspannung des Power-Sequencers ausgehen. Der gewählte MOSFET sollte eine Gate-Schwellenspannung (VGS(th)) haben, die ausreicht, um bei einer hohen Spannung am Ausgang des Sequencers abgeschaltet zu bleiben. Dabei ist zu berücksichtigen, dass VGS(th) mit steigender Sperrschichttemperatur abfällt. Das gewählte Sequencer-IC für dieses Beispiel arbeitet an einer Versorgungsspannung von 5 V und weist eine minimale Highlevel-Ausgangsspannung von 4,19 V auf. Um einen korrekten Betrieb zu gewährleisten, muss die Spannung VGS(th) von Q1 bei einer Umgebungstemperatur von 60 °C höher sein als 0,9 V.

Darüber hinaus sollte das Gate mithilfe eines 100-kΩ-Widerstands auf Source-Potenzial liegen, um falsches Einschalten zu vermeiden. Ein Überprüfen der normalisierten Kurven von VGS(th) über die Temperatur im MOSFET-Datenblatt zeigt, dass der ZXMP6A13F von Diodes den Ansprüchen genügt. Die garantierte minimale Spannung VGS(th) beträgt bei Raumtemperatur 1 V und fällt bei 60 °C auf etwa 0,9 V.

Entladen in weniger als 10 ms

Angenommen der Sequencer muss zehn Versorgungsspannungen innerhalb von 10 ms abschalten. Somit muss die Stützkondensatorbank auf jeder Versorgungsleitung in weniger als 10 ms entladen werden. Bei einer angestrebten dreifachen RC-Zeitkonstante von 8 ms kann man davon ausgehen, dass sich der Kondensator im erforderlichen Zeitrahmen auf weniger als 5  % seiner vollen Spannung entlädt. Beim Berechnen der RC-Konstante sind der Durchlasswiderstand RDS(ON) des MOSFET, parasitäre Leiterbahnwiderstände, der ESR der Kondensatorbank sowie der Widerstand R2 in Betracht zu ziehen.

Angenommen der ESR des Kondensators und die Leiterbahnwiderstände sind zusammen nicht größer als 10 mΩ und die Gesamtkapazität der Stützkondensatorbank beträgt 15 mF, dann lassen sich geeignete Werte für RDS(ON) und R2 nach folgender Formel berechnen:

3 × (10 mΩ + R2 + (1,5 × RDS(ON))) × 15 mF = 8 ms

Bei R2 = 50 mΩ muss der Leistungs-MOSFET Q2 einen RDS(ON) von weniger als 80 mΩ bei VGS = 4,5 V und einer Umgebungstemperatur von 25 °C haben.

Achtung bei Temperaturänderungen

Außerdem sollten Entwickler bei der Auswahl des MOSFET die Auswirkungen von Temperaturänderungen sowie unterschiedliche Werte für RDS(ON) je nach Fertigungslos berücksichtigen. RDS(ON) kann um bis zu 15 mΩ über dem erwarteten Betriebstemperaturbereich bei einer Gate-Ansteuerung mit 4,5 V variieren. Deshalb ist es empfehlenswert, dass R2 ungefähr doppelt so groß ist wie der vom Hersteller spezifizierte maximale RDS(ON) des gewählten MOSFET. Soll R2 bei 50 mΩ liegen, eignet sich der N-Kanal-MOSFET DMN3027LFG von Diodes. Der Baustein hat bei Raumtemperatur und VGS = 4,5 V einen typischen beziehungsweise maximalen RDS(ON) von 22 respektive 26,5 mΩ. Folglich kann der RDS(ON) zwischen etwa 15 und 40 mΩ liegen und eine Entladezeit von 95 % (3 × RC) zwischen 3,9 und 5,4 ms bei einer Worst-Case-Kondensatorbankgröße von 20 mF ergeben.

Da der DMN3027LFG die Kondensatorenergie als Funktion von Strom und Spannung über die Zeit abgibt, ist es notwendig, den maximalen Einzelimpuls abzuschätzen, den der Power-MOSFET sicher verarbeiten kann. Dabei muss gleichzeitig gewährleistet sein, dass die Sperrschichttemperatur ihren Höchstwert von typisch TJ(max) = 150 °C nicht überschreitet. Dies lässt sich aus dem sicheren Arbeitsbereich (SOA) im MOSFET-Datenblatt entnehmen. Bei einer Entladung der mit 0,9 V geladenen Kondensatorbank sollte ein akzeptabler SOA-Verlauf eine Einzelimpuls-Spitzenstromfestigkeit von mindestens 1 V bei Impulsbreiten zwischen 1 und 10 ms aufweisen.

Bild 3: Herunterfahren einer Versorgungsspannung in einer kontrollierten Zeit von etwa 4 ms und mit einem auf 12,5 A begrenzten Entladestrom.

Bild 3: Herunterfahren einer Versorgungsspannung in einer kontrollierten Zeit von etwa 4 ms und mit einem auf 12,5 A begrenzten Entladestrom. Diodes

Leistungsberechnung

Zudem ist die Verlustleistung sowohl im DMN3027LFG (Q2) MOSFET als auch im Reihenwiderstand R2 zu beachten. Das Szenario im ungünstigsten Fall entsteht beim Laden und Entladen des Kondensators in kurzen Zeitabständen. Angenommen der Power-Sequencer geht im ungünstigsten Fall in eine kontinuierliche Schleife und schaltet den DC/DC-Wandler alle 20 ms ein und aus (10 ms Einschalten + 10 ms Ausschalten). In diesem Fall würden ungefähr 0,5 W über den DMN3027LFG und den R2 abgegeben. Da bekannt ist, dass sich die in der Kondensatorbank gespeicherte Gesamtenergie alle 20 ms entlädt, lässt sich die Leistung so berechnen:

P = E / t = ½ C V2 / 20 ms = 500 mW

Dies gilt unter der Annahme von C = 20 mF, geladen auf 1 V.

Da der an die Temperatur angeglichene maximale RDS(ON) des DMN3027LFG 40 mΩ beträgt, liegt die Verlustleistung von Q2 und R2 bei 222 beziehungsweise 278 mW. Beim niedrigsten RDS(ON) von 15 mΩ würde die Verlustleistung in R2 auf 385 mW ansteigen. Aus diesem Grund ist ein Widerstand mit einer Nennleistung von 0,5 W erforderlich.

In einer typischen Anwendung erreicht die Betriebstemperatur voraussichtlich 60 °C. Der DMN3027LFG hat einen Wärmewiderstand zwischen Sperrschicht und Umgebung (RθJA) von 130 °C / W auf einem MRP-Layout (Minimum Recommended Pad). In diesem Fall steigt die Sperrschichttemperatur TJ bei der Abgabe von 222 mW auf 90 °C. Dies bietet genügend Spielraum bis zur maximalen Sperrschichttemperatur TJ(max) = 150 °C.

Aus Bild 3 geht hervor, dass der Spitzenstrom der Schaltung auf etwa 12,5 A begrenzt ist. Die Zeit bis zur Entladung der Kondensatorbank auf 5 % ihrer ursprünglichen Spannung von 1 V im geladenen Zustand liegt bei 4 ms. Dieser Wert liegt nahe der Zahl aus der Berechnung der theoretischen Werte.