IGBT-Gate-Treiber-Optokoppler ACPL-339J.

IGBT-Gate-Treiber-Optokoppler ACPL-339J. Avago

Als Symbiose aus MOSFET und Bipolar-Transistor vereinen IGBTs die Schaltfähigkeit hoher Spannungen und Ströme mit einer im statischen Zustand leistungslosen Ansteuerung. Geraten durchgeschaltete IGBTs etwa durch zu geringe Gate-Spannung oder einem hohen Kurzschlussstrom aus ihrer Sättigung in einen ungünstigen Arbeitspunkt, kann sich die entstehende Verlustleistung thermisch zerstörend auswirken. Auch die hohe Schaltgeschwindigkeit kann IGBTs beim Schalten von induktiven Lasten durch hohe gegeninduzierte Spannungen schädigen.

Das intelligente IGBT-Gate-Treiber-Interface ACPL-339J enthält spezielle Schutzfunktionen für eine sichere Ansteuerung von IGBT-Leistungsendstufen. Steuer- und Meldesignale sind über Optokoppler von der Treiberschaltung schutzisoliert. Ein Dual-Treiberausgang kann positive oder negative Gate-Ströme bis 1 A schalten. Der einfach zu integrierende Baustein erleichtert die Entwicklung von Motorsteuerungen und Leistungswandlern niedriger und hoher Leistungsklassen mit nur einer einzigen Hardware-Plattform. Dieses Konzept optimiert die Skalierbarkeit von Gate-Treiberschaltungen. Das Gate-Treiber-IC enthält Funktionen wie Kurzschluss- und Unterspannungsschutz (ULVO), IGBT-Softabschaltung (DESAT) sowie eine Steuerlogik mit Overlap-Protection für die Gate-Treiberstufe.

Eckdaten

Der intelligente Gate-Treiber-Optokoppler ACPL-339J vereinfacht die Entwicklung von Motorsteuerungen und Leistungswandlern mit IGBT-Endstufen. Integrierte Sicherheitsfunktionen wie Kurzschluss-, Überspannungs- und Gate-Unterspannungsschutz minimieren kritische Betriebspunkte des IGBTs und verhindern eine Bauteilschädigung. Ein SPICE-Modell von Avago unterstützt die Entwickler bei der Dimensionierung und Validierung der Gate-Treiber-Stufe, liefert realitätsnahe Simulationsergebnisse und verringert den Entwicklungsaufwand.

Bild 1: Funktionsblöcke im IGBT-Gate-Treiber-Optokoppler ACPL-339J.

Bild 1: Funktionsblöcke im IGBT-Gate-Treiber-Optokoppler ACPL-339J. Avago

Während die Unterspannungserkennung (UVLO) das Einschalten des IGBTs bei zu geringer Gate-Spannung verhindert, detektiert die DESAT-Funktion einen Kurzschluss und bewirkt eine sanfte Abschaltung des IGBT zur Vermeidung von Spannungsüberschwingern. Beide Sicherheitsfunktionen schützen teure IGBT-Leistungshalbleiter vor Schäden durch Überspannung oder Überhitzung, indem sie kritische Betriebspunkte bei der Ansteuerung minimieren oder gar verhindern.

Der Beitrag beschreibt, wie exakt das SPICE-Makro-Model von Avago die UVLO- und DESAT-Funktion des ACPL-339J prognostizieren und simulieren kann.

Bild 1 zeigt schematisch die Innenbeschaltung des Gate-Treiber-Moduls mit Funktions- und Signalnamen. Eine passende Außenbeschaltung mit Signal- und Bauteilnamen ist in Bild 2 dargestellt.

Bild 2: Mit SPICE simulierte Unterspannungserkennung (UVLO) mit Auswirkung auf die Gate-Steuersignale VOUT und das Fehlersignal FAULT.

Bild 2: Mit SPICE simulierte Unterspannungserkennung (UVLO) mit Auswirkung auf die Gate-Steuersignale VOUT und das Fehlersignal FAULT. Avago

Unterspannungsabschaltung UVLO

Eine zu niedrige Gate-Spannung am IGBT kann den Einschaltwiderstand des IGBT erhöhen, was zu einem größeren Leistungsverlust führt und den IGBT thermisch überlasten oder gar zerstören kann.

Der ACPL-339J überwacht kontinuierlich die externe Gate-Treiber-Stromversorgung an den Pins VCC2 und VEE/CC. Wenn diese niedriger als der entsprechende UVLO-Schwellwert ist, wird der jeweilige Gate-Treiberausgang VOUTP oder VOUTN abgeschaltet, um ein Ansteuern des IGBTs mit zu niedriger Gate-Spannung zu verhindern.

Die Unterspannungserkennung UVLO hat Vorrang gegenüber dem Kurzschlussschutz DESAT. Die beiden externen Gate-Treiberspannungen an den Pins VCC2 und VEE/CC müssen die Unterspannungsschwellwerte VUVLOP+ und VUVLON+ überschreiten, ehe die Gate-Treiberausgänge VOUTP und VOUTN freigegeben werden.

Eine SPICE-Simulation zeigt in Bild 2 die Auswirkung der Unterspannungserkennung UVLO auf die Gate-Treiberausgänge VOUTP und VOUTN und den FAULT-Ausgang.

Bild 3: Szenario bei ansprechendem Kurzschlussschutz DESAT.

Bild 3: Szenario bei ansprechendem Kurzschlussschutz DESAT. Avago

Kurzschlusserkennung DESAT

Die Kollektor-Emitter-Spannung der IGBTs wird im Normalbetrieb über den DESAT-Eingang überwacht. Fließen im Kurzschlussfall hohe Ströme durch den IGBT, verlässt er durch den sehr schnellen Kollektor-Emitter-Spannungsanstieg seine Sättigungsspannung von 2 V und geht in den linearen Betrieb. Ohne Schutzabschaltung würde die entstehend hohe Verlustleistung den Leistungshalbleiter thermisch zerstören. Sobald der Schwellwert von 8 V überschritten ist, erkennt jedoch der DESAT-Eingang einen Kurzschluss und leitet eine sanfte Abschaltung ein. Der Anschluss VGMOS schaltet dabei einen externen Transistor, der das Gate des IGBT langsam entlädt.

Bild 4: SPICE-Simulationsschaltung zur Überprüfung der korrekten Dimensionierung von CBLANK am DESAT-Eingang.

Bild 4: SPICE-Simulationsschaltung zur Überprüfung der korrekten Dimensionierung von CBLANK am DESAT-Eingang. Avago

IGBTs haben sehr große Stromschaltgeschwindigkeiten bis zu einigen kA/µs. Ein schlagartiges Abschalten im Kurzschlussfall würde im Zusammenwirken mit induktiven Lasten zu einem großen Überschwingen der Kollektor-Emitter-Spannung führen und könnte den IGBT durch Überspannung schädigen.

Daher lässt sich die Abschaltgeschwindigkeit verringern und durch die Größe des externen Entladetransistors und des Entladewiderstand einstellen, was einen Kompromiss aus thermischer Belastbarkeit und Abschaltgeschwindigkeit des IGBTs darstellt.

Hat die DESAT-Funktion ausgelöst, meldet sie den Fehlerzustand mithilfe des FAULT-Signals über einen isolierten Feedback-Pfad beispielsweise an die Leitwarte. Bild 3 zeigt im zeitlichen Ablauf Schritt für Schritt das Verhalten des Gate-Treiberbausteins im Kurzschlussfall.

Bild 5: Der DESAT-Eingang erkennt nach dem Einschalten des IGBTs durch das LED-Steuersignal V_F nach Ablauf von t_BLANK einen Kurzschluss und löst eine IGBT-Abschaltung aus.

Bild 5: Der DESAT-Eingang erkennt nach dem Einschalten des IGBTs durch das LED-Steuersignal V_F nach Ablauf von t_BLANK einen Kurzschluss und löst eine IGBT-Abschaltung aus. Avago

Die DESAT-Fehlererkennung muss nach dem Einschalten des IGBT für kurze Zeit deaktiviert sein, bis sich die Sättigungsspannung unterhalb des DESAT-Schwellwertes eingestellt hat. Dieser Zeitabschnitt wird DESAT-Blanking-Time genannt und durch den internen DESAT-Ladestrom (ICHG), die DESAT-Schwellspannung (VDESAT) und die externe DESAT-Kapazität CBLANK gesteuert. Die nominale Blanking-Zeit TBLANK lässt sich wie folgt berechnen:

TBLANK = CBLANK · VDESAT / ICHG

Nach Spezifikationen im Datenblatt beträgt VDESAT typisch 8 V und ICHG typisch 250 µA. Bei Verwendung eines Kondensators mit empfohlenen 100 pF beträgt die Blanking-Zeit 100 pF · 8 V / 250 µA = 3,2 µs. Diese Nenn-Blanking-Zeit ist gleichzeitig die längste Zeit, die der ACPL-339J benötigt, um auf eine DESAT-Fehlerbedingung zu reagieren. Mithilfe der Simulationsschaltung aus Bild 4 lässt sich die optimale Blanking-Zeit bestimmen.

Tabelle 1: Vergleich der Delay-Zeiten anhand von Datenblattangaben und Simulationsergebnissen.

Tabelle 1: Vergleich der Delay-Zeiten anhand von Datenblattangaben und Simulationsergebnissen. Avago

Die Diode DDESAT ermöglicht die Messung der gesättigten Kollektor-Emitter-Spannung VCE-SAT bei eingeschaltetem IGBT und schützt den DESAT-Eingang vor hoher Spannung bei abgeschaltetem IGBT. Während des IGBT-Abschaltvorganges gegen Ende der Strom-Durchlassphase der Diode DDESAT fließt für eine kurze Zeit ein Rückwärtsstrom. Dadurch kann die Diode so lange nicht sperren, bis die freie Ladung in ihrer Sperrschicht abgebaut ist. Während dieser Zeit entsteht häufig ein sehr steiler Spannungsanstieg dVCE / dt zwischen Kollektor und Emitter des IGBTs.

Daraus resultiert in der Diode DDESAT ein Ladestrom ICHARGE = CD-DESAT · dVCE / dt, der den leeren Kondensator CBLANK auflädt. Um diesen Ladestrom zu minimieren und um ein fälschliches DESAT-Triggern zu verhindern, wird der Einsatz von Fast-Recovery-Dioden empfohlen.

Bild 6a: Tritt beim Einschaltimpuls des LED-Steuersignals < 1ms ein DESAT-Fehler auf, erfolgt ein Auto-Reset des FAULT-Signals frühestens nach t_MUTE = 1 ms.

Bild 6a: Tritt beim Einschaltimpuls des LED-Steuersignals < 1ms ein DESAT-Fehler auf, erfolgt ein Auto-Reset des FAULT-Signals frühestens nach t_MUTE = 1 ms. Avago

Trotz Freilaufdiode können am IGBT im Abschaltmoment hohe spontane Durchlass-Transienten entstehen, welche die nominale Durchlass-Spannung der Diode DDESAT stark überschreiten. Das wiederum kann eine hohe negative Spannungsspitze auf dem DESAT-Pin erzeugen, was einen hohen Stromfluss aus dem Treiber zur Folge haben kann, wenn keine Schutzbegrenzung vorgesehen ist. Ein Widerstand von 100 Ω in Serie zur DESAT-Diode begrenzt den maximalen Stromfluss und schützt das Treiber-IC vor Zerstörung. Der zusätzliche Widerstand hat keinen Einfluss auf den DESAT-Schwellwert oder die DESAT-Blanking-Zeit.

Bild 6b: Tritt beim Einschaltimpuls des LED-Steuersignals > 1ms ein DESAT-Fehler auf, erfolgt ein Reset des FAULT-Signals erst beim Abschalten des LED-Steuersignals.

Bild 6b: Tritt beim Einschaltimpuls des LED-Steuersignals > 1ms ein DESAT-Fehler auf, erfolgt ein Reset des FAULT-Signals erst beim Abschalten des LED-Steuersignals. Avago

In Bild 5 ist der simulierte Ablauf einer Kurzschlusserkennung über den DESAT-Eingang dargestellt. Das LED-Steuersignal VF fordert das Einschalten des IGBT an, VOUTP geht auf Low und steuert den IGBT über den Gate-Treibertransistor MP1 (Bild 3) an. Der DESAT-Eingang erkennt nach Ablauf von tBLANK = 3,2 µs durch Überschreitung der 8-V-Schwelle einen Kurzschluss. Das bewirkt 252 ns verzögert die Abschaltung des Gate-Treibertransistors MP1 (VOUTP geht auf High) sowie die weiche Abschaltung des IGBT.

Dabei wird über VGMOS der Gate-Entlade-Transistor MN2 eingeschaltet, der das IGBT-Gate über R3 entlädt. Die SPICE-Simulation hat die nominelle Blanking-Zeit exakt berechnet. Die Delay-Zeiten von VGMOS und VOUTP stimmen mit den typischen Spezifikationswerten des Datenblattes überein (Tabelle 1).

Wenn nach der Zeit tBLANK ein DESAT-Fehler erkannt wird, schalten sowohl VOUTP als auch VOUTN die entsprechenden externen Treibertransistoren MP1 und MN1 ab. Die Ausgänge bleiben während der Zeit tMUTE abgeschaltet. Das LED-Eingangssignal (Steuersignal am Optokoppler) wird während der Mute-Periode ignoriert, um dem Gate-Treiber eine vollständige weiche Abschaltung des IGBT zu ermöglichen.

Der Fehler wird automatisch nach TMUTE typisch 1 ms zurückgesetzt, oder nachdem der LED-Eingang von High nach Low gewechselt hat – je nachdem, was später auftritt. So ergibt sich eine minimale Aus-Zeit aber auch die Flexibilität, diese Zeit je nach Wunsch zu verlängern. Die Bilder 6a und 6b zeigen das simulierte Szenario eines DESAT-Fehlers.

Bild 7: SPICE-Simulation des gesamten Gate-Treibermoduls mit SPICE-Modellen der empfohlenen externen MOSFETs.

Bild 7: SPICE-Simulation des gesamten Gate-Treibermoduls mit SPICE-Modellen der empfohlenen externen MOSFETs. Avago

Die SPICE-Schaltung in Bild 7 zeigt den simulierten Kurzschlussfall einer typischen IGBT-Applikation. Die Einbindung von SPICE-Modellen der externen MOS-Bauteile erreicht dabei recht genaue Ergebnisse. In diesem Fall benötigt die Simulation kein komplettes IGBT-SPICE-Modell, die simulierte Gate-Kapazität in Form eines 10-nf-Kondensators genügt.

Wird ein DESAT-Fehler erkannt, schaltet VGMOS von Low auf High und ein Gate-Entladetransistor MN2 ein. Dieser entlädt das IGBT-Gate langsam mit einer RC-Konstanten aus Rs und der Eingangskapazität CIN des IGBT. Mit RS = 330 Ω und CIN = 10 nF ergibt sich eine Abschaltdauer von 4,8 · 330 Ω · 10 nF = 15,8 µs. In Bild 8 sind Abschaltgeschwindigkeiten für unterschiedliche Rs-Werte dargestellt, welche abhängig von der erlaubten IGBT-Verlustleistung zu dimensionieren sind.

Zusammenfassung

Bild 8: Die Abschaltgeschwindigkeit des IGBT lässt sich durch Rs anpassen, abhängig von der maximalen Verlustleistung des Transistors.

Bild 8: Die Abschaltgeschwindigkeit des IGBT lässt sich durch Rs anpassen, abhängig von der maximalen Verlustleistung des Transistors. Avago

Wie dieser Beitrag zeigt, erreicht das SPICE-Modell des ACPL-339J in der Simulationsberechnung mit der Realität recht genaue übereinstimmende Ergebnisse und unterstützt damit den Entwickler bei der Schaltungsauslegung. Diese beiden im Gate-Treiber-Baustein integrierten Schutzfunktionen ULVO und DESAT bewahren teure IGBT-Halbleiter vor Schäden durch fehlerhafte Gate-Spannungsversorgungen und Kurzschlüsse.

Mithilfe der Simulation können Entwickler die komlexen Ausgangslogiken leichter verstehen und problemlos die Leistung der Gesamtschaltung prognostizieren. Werden Bauteilparameter exakt nach den typischen Datenblatt-Spezifikationen eingehalten, lässt sich die gesamte Schaltung relativ einfach und genau mit Einsatz einer SPICE-Simulation dimensionieren.

Literaturverzeichnis

[1] Tee Chun Keong, „Driving and Protecting IGBTs In Inverter Applications“ Power Electronics, Aug 30, 2013

[2] Jamshed Namdar Khan, „SPICE Circuit Simulations for the HCNR200 and HCNR201 Analog Optocouplers“, AV02-3334EN Application Note

[3] „ACPL-339J Dual Output Gate Drive Optocoupler Interface with Integrated (VCE) DESAT Detection, FAULT and UVLO Status Feedback“, AV02-3784EN Datasheet, June 10, 2013