Ein Metasimulator für das Speicherchip-Design misst Ausbeute/Performance-Abwägungen bei 5  und 6 Sigma mit der gleichen Genauigkeit wie Millionen und Milliarden Monte-Carlo-Simulationen, jedoch mit unter einem Hundertstel Simulationen.

Ein Metasimulator für das Speicherchip-Design misst Ausbeute/Performance-Abwägungen bei 5 und 6 Sigma mit der gleichen Genauigkeit wie Millionen und Milliarden Monte-Carlo-Simulationen, jedoch mit unter einem Hundertstel Simulationen. Solida Design Automation

Traditionell war Metasimulation auf vereinfachende Verfahren beschränkt wie etwa Corner‑ und Monte-Carlo-Läufe. Heute jedoch können Metasimulationtechniken sehr viel leistungsfähiger arbeiten. Ein Metasimulator stellt sich dem Entwickler wie eine einzelne Simulation dar, steuert aber tatsächlich Hunderte oder gar Tausende von Simulationen, die parallel auf traditionellen Simulationsmaschinen laufen. Metasimulatoren liefern auf „Meta-Ebene“ eine Analyse, die auf einer großen Zahl von Simulationen beruhen kann, als Benutzer-Input jedoch wenig mehr als eine Netzliste erfordert. Der Output bleibt überschaubar, ist numerischer Art und gut definiert – eben wie das Ergebnis einer Simulation.

Solido Design Automation hat dazu den  HSMC-Metasimulator (High-Sigma Monte Carlo) vorgestellt. Er ist Teil der Produktfamilie Variation Designer und bietet genaue, skalierbare und verifizierbare Lösungen für Analyse und Design von Speicherchips und ist über 100-mal schneller als Monte-Carlo-Analysen. Der Metasimulator ermöglicht die schnelle Analyse von Abwägungen zwischen Ausbeute und Leistungsverhalten im Entwurf von Speicherchips. HSMC erzielt die High-Sigma-Verifikation in Tausenden statt in Millionen oder Milliarden Simulationen. Das System analysiert Milliarden von Monte-Carlo-Elementen und konzentriert dann seine Spice-Simulationsressourcen darauf, seltene Ausfallereignisse zu finden oder die angestrebte Produktionsausbeute zu verifizieren. Durch die Schnelligkeit ermöglicht das System auch iteratives Design und iterative Verifikation innerhalb des Produktionszeitrahmens. Solido HSMC kann einen Lauf mit fünf Milliarden Monte-Carlo-Elementen in nur 15 Minuten durchführen.

Solidos HSMC liefert Spice-genaue Daten in den Extrembereichen von High-Sigma-Verteilungen, also dort, wo Defekte zu erwarten sind, und eignet sich für die Serienfertigung von High-Sigma-Designs mit Hunderten von Prozessvariablen. Es klinkt sich in alle gängigen Spice-Simulatoren ein, die von Speicherchip-Entwicklern verwendet werden, und arbeitet wie eine einzelne Simulation von der Befehlszeile aus. Dabei unterstützt es die Parallelisierung auf Hunderten von Kernen/Maschinen, wobei die Simulationen über LSF/SGE verwaltet werden. Es analysiert die Sensitivität des Designs für Variationen, stellt Möglichkeiten zum Verringern des Speicher‑ und Leistungsbedarfs sowie zur Steigerung der Performance dar und liefert integrierte Ergebnisverifikation.