Hot-Stage 4 enthält Innovationen für den Entwicklungsprozess von High-Speed Leiterplatten und stellt eine vom Konzept her komplett neue, konsistente, constraint-gesteuerte Entwicklungsumgebung dar. Zu den neuen Funktionen dieses bedeutenden Produkt-Updates gehören ein Constraint Manager auf Spreadsheet Basis, automatische Constraint-Assistenten (vVizards), ‚What-If Editoren, integriertes Routing und Online-Simulationsowie EMI Analysen und weitere Verifikationsmöglichkeiten.


Mit Hot-Stage 4 können Entwickler und Layouter die bei Entwicklungsprozessen von High-Speed Designs üblichen Probleme bezüglich der Signal-Integrity, bezüglich elektromagnetischer Störungen (EMI) sowie thermische und Manufacturabile-Probleme lösen. Hot-Stage 4 ermöglicht ein Vorgehen nach ‚Correct-byConstruction‘ Regeln, bei dem der Entwickler entsprechende Design-Vorgaben (Constraints) eingibt und das Werkzeug beim Design automatisch diese Constraints einhält und nachlaufend auch prüft und verifiziert so dass die Anforderungen an das Design erfüllt werden. Der neue Constraint Manager, dessen Benutzeroberfläche sich am Windows-Standard orientiert , dient zur Verwaltung dieser Designvorgaben. Baumstrukturierte Sichten (Tree-View) ermöglichen ein browsen und einfaches navigieren durch das Design und die verschiedenen Design-Objekte; in einem Spreadsheet können dann elektrische Constraints editiert und Constraint-Verletzungen anzeigt werden.


In Hot-Stage integriert ist nun ein neuer „Szenario Editor“,“What-lf“ Editor dessen Bedienung sich an Schaftplanwerkzeugen orientiert. Dieser Editor kann vom Entwickler zu Anfang des Entwicklungsprozesses als virtuelles Experimentierreld (Scratchpad) eingesetzt werden, er kann aber auch direkt aus den Schematic-Werkzeugen von Zuken oder von anderen führenden EDA-Anbietem heraus verwendt werden. Der Szenario Editorer möglicht somit ‚What-If Experimente mit IC-Technologien (Evaluierung verschiedener Ein- und Ausgangsstufen), mit Leitungsabschlüssen und Netz-Topologien, bietet damit Unterstützung bei der Festlegung realistischer Design-Constraints. Zur Lösung von Problemen am physikalischen Design ermöglicht dieser Editor später weitere Untersuchungen in der gleichen Arbeits-Umgebung. Netz.topologien lassen sich einfach grafisch editiere, dabei lassen sich vom Anwender eigene Topologien abspeichem und später als „User-Templates wiederverwenden: diese können dann später automatisch zur Vorgabe von Constraints für den Router eingesetzt werden.


An Stelle von geometrischen Abschätzungen nutzt der Router jetzt Simulationstechniken zur Errnittlung der Delay-Informationen während des Routings; dies gewährleistet exakte Delay-Werte selbst bei den hohen Taktfrequenzen und Flankensteilheiten, wie sie in den kommenden Jahren üblich sein werden. Der Router setzt so die Absichten des Entwicklers schnell in eine physikalische Realisierung des Designs um; dabei stellt er aber auch sicher, dass alle Manufacturability-Regeln befolgt werden. Neue Algorithmen vereinfachen zudem den Prozess der Bauteilplatzierung durch die Anzeige der Rückmeldungen über mögliche Bauteilpositionen, mit denen sich verschiedene vorgegebene Constnaints erfüllen lassen.


In das Produkt wurde auch ein neuer Simulations-Kem integriert der eine interaktive Verifikation kritischen Signale sowie eine im Hintergrund ablaufende schnelle Verifikation des gesamten Designs (Batch-BoardSignoff) ermöglicht, was den Entwicklungsprozess in hohem Masse vereinfacht. Zu den neuen Funktionalitäten am Simulator gehören die Berücksichtigung von Hochfrequenz-Effekten wie z. B. frequenzabhängige Verluste (Skin-Effekt) – und die Modellierung von Bauteilgehäusen (IC-Packages). Im Ergebnis führt dies zu höherer Produktqualität und kürzerer Time-to-Market. Hot-Stage EMI, ein optional erhältliches Programmmodul, erweitert die Funktionaltät von Hot-Stage um effektive Algorithmen zur Analyse von Abstrahlungseffekten kompletter Leiterplatten. Damit können äußerst effizient Strahlungsqueilen auf einer Leiterplatte lokalisiert werden; der Anwender erhält so einen frühzeitigen Überblick über das EMV-Verhalten der ganzen Leiterplatte was ihm hilft, EMV-Probleme bereits während des Designprozesses zu vermeiden.