Infineon Technologies und Micron Technology haben die vollständigen Spezifikationen der Reduced-Latency-Dynamic-Random-Access-Memory-II-Architektur (RLDRAM II) bekannt gegeben. RLDRAM II-Produkte arbeiten mit einer Taktrate von bis zu 400 MHz und stellen die zweite Generation von Ultra-High-Speed-Double-Data-Rate- (DDR) SDRAMs dar, die einen schnellen wahlfreien Zugriff mit sehr hoher Bandbreite sowie hoher Speicherdichte kombinieren.


Die Bausteinarchitektur mit acht Speicherbänken ist für hohe Geschwindigkeit optimiert und erzielt mit Hilfe einer 36-Bit-Schnittstelle und 400 MHz-Systemtakt eine Spitzen-Bandbreite von 28,8 Gbit/s. RLDRAM II hat Zugriffszeiten von 20 ns (Random-Cycle-Time; tRC). Zu den weiteren Vorteilen von RLDRAM II gehören On-Die-Termination (ODT), gemultiplexte oder nicht gemultiplexte Adressierung, auf dem Chip integrierte Delay-Lock-Loop (DLL), gemeinsame oder getrennte Ein-/Ausgänge, programmierbare Ausgangs-impedanz und ein 1,8-V-Kern.


Um sehr schnelle Datentransferraten und eine einfache Aufrüstung von früheren Produkten zu gewährleisten, sind die RLDRAM-II-Bausteine im standardmäßigen 144-Ball-FBGA-Gehäuse mit Abmessungen von 11 mm x 18,5 mm untergebracht. Die RLDRAM-II-Bausteine gibt es in drei verschiedenen Konfigurationen mit 8 M x 36, 16 M x 18 und 32 M x 9. Infineon und Micron definieren die RLDRAM-Architektur gemeinsam, um einen einheitlichen Standard, mehrere Bezugsquellen und eine funktionale Kompatibilität zu gewährleisten.