Unjo: Die Code-Blöcke in VHDL für verschiedene Motorreglerfunktionen beinhalten Funktionen für die Steuerung von bürstenlosen Gleichstrommotoren (BLDC). Der IP-Block für BLDC beinhaltet Regulatoren für Strom (Drehmoment), Drehzahl und Position für 1-4 Motoren. Falls eine größere Anzahl von Motoren mit dem gleichen FPGA angesteuert werden sollen, werden die Regulatoren im Code kopiert. Der IP-Block hat einen Umfang von 7804 Logic Cells und 4906 Dedicated Logic Registers. Der Block ermöglicht eine Bandbreite im Stromregelkreis von 100 kHz in einer typischen Realisierung. Diese IP-Produkte machen die regelungstechnische Performance von FPGA-Lösungen erstmals für Firmen verfügbar, die selber keine entsprechende Kompetenz in VHDL besitzen. (boe)

388iee1208_SPS

SPS/IPC/Drives 2008: Halle 4, Stand 450