Bild 1: Time-to-Volume bei komplexen SoCs.

Bild 1: Time-to-Volume bei komplexen SoCs.Cadence Design Systems

Ein Maß für die mit der SoC-Integration verbundenen Herausforderungen, um ein erfolgreiches Produkt auf den Markt zu bekommen, liefert die Formel. Die Gleichung definiert die Time-to-Volume für ein Produkt als eine Funktion der Anzahl der IP-Blöcke in einem Design und der Gesamtzahl der vorhandenen Blöcke. Die Gleichung zeigt, dass das Erreichen hoher Produktionsvolumen mit steigender Anzahl der IP-Blöcke langsamer vorangeht (Bild 1).

Normalerweise bedeutet IP-Qualität, dass diese IP den richtigen Funktionsumfang hat. Wird allerdings auch die IP-Integration mit einbezogen, dann muss diese Definition deutlich erweitert werden. Dabei muss auch die Kompatibilität mit anderem IP, die Unterstützung von Verifikations-Umgebungen, Design-for-Test, Design-for-Manufacturing sowie System-, Gehäuse- und Baugruppen-Integration berücksichtigt werden.

Das Erreichen hoher Produktionsvolumen verlangsamt sich mit steigender Anzahl der IP-Blöcke.

Das Erreichen hoher Produktionsvolumen verlangsamt sich mit steigender Anzahl der IP-Blöcke. Cadence Design Systems

Zurück zur Gleichung. Wenn die Wahrscheinlichkeit des Erfolgs für ein komplexes SoC verbessert werden soll, dann muss die Qualität der verwendeten IP-Blöcke erhöht und/oder die Anzahl der zu integrierenden IP-Blöcke reduziert werden. Um dies zu erreichen, müssen der Anspruch an die externen IP-Anbieter gegenüber den bisherigen Erwartungen neu definiert werden. In Bild 2 sind drei neue IP-Klassen dargestellt. Zwei dieser Klassen – Integrations-orientiertes IP und IP-Subsysteme – sind vereinzelt schon im Einsatz und bilden den Schwerpunkt dieses Artikels. Über die nächste Evolution – IP-Plattformlösungen – wird gerade begonnen, zu diskutieren.

Auf einen Blick

SoC-Entwickler können nicht mehr Aufwand in die IP-Integration stecken als für den Kauf dieses IPs aufgewendet werden muss. Um mit den wachsenden Herausforderungen der SoC/IP-Integration Schritt halten zu können, werden sich drei neue Arten von IP am Markt durchsetzen. Integrationsorientiertes IP und Subsystem-IP sind schon erhältlich und IP-Plattformlösungen sind im Kommen. Durch eine Neudefinition der Erwartungen an IP lässt sich das Risiko deutlich reduzieren und die Time-to-Volume verkürzen.

Integrations-orientierte IP

Komplexe IP-Blöcke lassen sich durch Simulation nicht vollständig verifizieren, somit ist der Brute-Force-Ansatz zur Gewährleistung einer hohen Qualität nicht ausreichend. Die Qualität muss von Anfang an in die IP hineinentwickelt werden. Hierfür muss genau definiert werden, wie das IP mit dem Rest des Designs kommuniziert, wie es aufgebaut ist, wie es verifiziert wird und schließlich wie es im Endprodukt verwendet wird. Dies wird als absolute Qualität bezeichnet und lässt sich nicht nachträglich hinzufügen. Sie ist entscheidend für die Idee einer integrationsorientierten IP.

Auch das Einsatzumfeld der IP-Lösung beeinflusst die Definition der integrationsorientierten IP. Die IP-Ersteller betrachten nicht nur den Funktionsumfang der IP sondern auch, wie diese mit anderen Teilen des Systems interagiert. Das IP wird inzwischen oft in Verbindung mit anderen IP-Blöcken entwickelt, um eine problemlose Integration sicherzustellen. Der Lösungsansatz deckt über das funktionelle Design hinaus auch die Fertigung und Systemrealisation ab. Damit ergibt sich eine voraussagbare Umgebung für Software, Gehäuse und PCB-Design sowie für die Fertigung hoher Stückzahlen mit hoher Fertigungsausbeute.

Bild 2: Drei neue Klassen von Halbleiter-IP.

Bild 2: Drei neue Klassen von Halbleiter-IP.Cadence Design Systems

Zum Beispiel könnte ein integrationsorientiertes DDR-IP auch den DDR-Controller, DDR-PHYs, Verifikations-IP, Speichermodelle und Systemintegrations-IP (für ein Co-Design von Halbleiter-Gehäuse-Baugruppe) enthalten. Alle diese Komponenten arbeiten dann nahtlos zusammen, so dass der Kunde rasch neueste Standards, wie Wide-I/O, LPDDR3 und DDR4 in sein Design integrieren kann.

IP-Subsysteme

In den letzten Jahren wurden IP-Subsysteme zwar oft erwähnt, es wurde allerdings nur sehr vage darüber gesprochen, was damit erreicht werden soll. Mittlerweile sind Subsysteme auf dem Markt erhältlich, und zwar mit einer klaren Definition und klaren Vorteilen. Mehrere Unternehmen, darunter auch Cadence, haben IP-Subsystem-Lösungen bereits vorgestellt.

Ein IP-Subsystem ist nicht nur ein großer IP-Block oder eine lose Sammlung von voneinander unabhängigen Funktionen. Es bringt mehrere verwandte IP-Funktionen zusammen, von denen einige durchaus sehr groß sein können, so dass sie sich für unterschiedliche Anwendungen eignen. Subsysteme müssen deswegen problemlos konfigurierbar sein, damit sie vom SoC-Entwickler auf seine Anwendung angepasst werden können. Ab einer gewissen Komplexität enthalten Subsysteme auch Software.

Nicht nur mehrere IP-Funktionen und eine einfache Konfigurierbarkeit sind wichtige Aspekte von IP-Subsystemen, sondern es gibt noch weitere Anforderungen. Ein IP-Subsystem sollte quer über alle IP-Funktionen Optimierungen beinhalten, welche nur möglich sind weil das Subsystem als eine integrierte Einheit angeboten wird. Diese Optimierungen müssen vom Entwickler des IP-Subsystems vorgenommen werden, da sie umfassendes Wissen nicht nur über die einzelnen IP-Funktionen sondern auch über deren Zusammenarbeit erfordern.

Zum Beispiel könnte ein NVM-Express-(NVMe-)Subsystem mehrere Hardware- und Softwareblöcke enthalten und als eine vollständige integrierte Lösung angeboten werden. Soll ein Design nun um eine NVMe-Schnittstelle erweitert werden, dann könnte das Subsystem entsprechend konfiguriert den Integrationsaufwand merklich reduzieren. Über die Integration hinaus könnten Optimierungen weitere Aspekte des Subsystems abdecken, wie zum Beispiel eine durchgängige DMA, eine erweiterbare Software-API, Hardwarebeschleunigungs-Engines und eine reduzierte Latenz durch die Eliminierung unnötiger Schnittstellenschichten. Keine dieser Optimierungen wäre mit einem konventionellen eigenständigen IP-Ansatz möglich.

IP-Plattformlösungen

Die stetig zunehmende Komplexität von SoCs und die Notwendigkeit, die Produktion zur Deckung der Entwicklungskosten rasch auf große Stückzahlen hochzufahren, bedeutet, dass der Umstieg auf integrationsorientierte IP und IP-Subsysteme eine natürliche Evolution des IP-Ökosystems ist. Insgesamt betrachtet verkürzt diese Entwicklung die Time-to-Volume und verbessert die Wahrscheinlichkeit für einen technischen und geschäftlichen Erfolg.

Allerdings nimmt die SoC-Komplexität weiter zu und damit muss die IP-Industrie den Integrationsaufwand noch mehr reduzieren. Dies führt in die Ära des Plattform-basierenden Designs. Dort werden mehrere autonome Plattformen in einem SoC kombiniert. IP-Plattformlösungen gehen über die Möglichkeiten von Subsystemen hinaus und beinhalten die komplette Core-Funktionalität einschließlich Datenverarbeitung und Software. Ein erstes Beispiel für diesen Ansatz ist IP für Funkstandards der nächsten Generation, das Software, Hardware und Verarbeitungselemente kombiniert und damit unabhängig den vollständigen Kommunikations-Stack realisiert.