Isolierte Gate-Treiber

Bild 1: Typisches Blockschaltbild eines hybriden Antriebsstranges.Avago Technologies

Zunächst werden die Ursachen und Auswirkungen von Gleichtaktstörungen in Antriebssträngen verdeutlicht. Ein typisches Blockschaltbild eines hybriden Antriebsstranges zeigt dazu Bild 1. Schaltet der Gate-Treiber die Hochspannungs- und Niederspannungsseite des IGBTs nacheinander, wird ein hohes dV/dt-Rauschen erzeugt. So generiert zum Beispiel ein üblicher Leistungsstrang mit einer Spannung von 400 V Gleichstrom bei einer Schaltwechselzeit von 50 µs ein dV/dt-Rauschen von 400 V/50 µs bei jedem Schaltvorgang des Gate-Treibers.

Wenn aufgrund von Fehlern Kurzschlussbedingungen auftreten, kommt zusätzlich zur Versorgungs-Gleichspannung noch eine Überspannung (V = L x di/dt) hinzu. Diese wird durch hohe Kurzschluss-Stromtransienten (di/dt) verursacht, die durch die Schaltungsstrominduktivität L fließen. Die Gate-Treiber-Schaltung muss in der Lage sein, dieses zusätzliche dV/dt-Rauschen zu verarbeiten, um die Steuerung aufrecht zu erhalten und das richtige Schutzprotokoll durchzuführen. Außerdem sind die Systemanforderungen an eine höhere dV/dt-Rauschunterdrückung bei höheren Versorgungs-Gleichspannungen in größeren Hybridfahrzeugen, wie Bussen und Lastwagen, sowie die Notwendigkeit höherer Schaltfrequenzen zur Reduzierung des Leitungsverlustes gestiegen.

Bild 2: Koppelpfade parasitärer Kapazitäten.Avago Technologies

Normalerweise ist eine dV/dt-Rauschunterdrückung von 15 kV/µs bei hybriden Leistungssträngen unabdingbar, um die Gesamtsystemleistung, Betriebssicherheit und Zuverlässigkeit zu gewährleisten. Koppelt sich ein dV/dt-Rauschen über parasitäre Kapazitäten in das System und verursacht unerwünschte Spannungsübertragungen, wird dieses zu einer ernsten Gefahr. Dies könnte zu einem Steuerungsausfall des Systems führen, wie zum Beispiel zu Verzweigungskurzschlüssen, falschen Rückkopplungen und so weiter. Obwohl ein dV/dt-Rauschen absolut unerwünscht ist, kommt es auf natürliche Weise innerhalb von Antriebssträngen – wie schon erwähnt – vor. Der Entwickler hat keine andere Wahl als alle möglichen Koppelpfade des dV/dt-Rauschens zu identifizieren und zu beseitigen. Bild 2 zeigt die möglichen parasitären Kapazitäten innerhalb des Systems.

Lösungen

Um eine adäquate Unterdrückung des Gleichtaktrauschens zu erreichen, müssen Entwickler die zuvor genannten parasitären Kapazitäten innerhalb des Systems eliminieren.

Bild 3a: Beispiel eines dV/dt-empfindlichen Layouts.Avago Technologies

Bild 3b: Vorgeschlagenes Layout.Avago Technologies

Das wichtigste und erste Ziel sollte die Verminderung der externen/layoutabhängigen parasitären Kapazitäten durch ein effizientes Schaltungsdesign sein. Ein ausreichender Isolationsabstand zwischen den beiden benachbarten Niederspannungs- und Hochspannungsbereichen auf der Platine ist extrem wichtig. Unzureichender Abstand vermindert die effektive Isolation und erhöht die parasitäre Kopplung, wodurch wiederum die Gleichtaktunterdrückung reduziert wird. Außerdem reagieren Signalleitungen mit hoher Impedanz empfindlicher auf dV/dt-Rauschen (beispielsweise VIN+, VIN- und DESAT-Anschlüsse des Optokopplers ACPL-38JT in Bild 3) und sollten soweit wie möglich von den benachbarten isolierten Bereichen entfernt sein, um eine parasitäre Kopplung zu verhindern. Es empfiehlt sich, Bypass-Kapazitäten so dicht wie möglich bei den Anschlüssen für die Treiberversorgungsspannung zu platzieren, um die Betriebsstromschleife so klein wie möglich zu halten und die Kopplung der Streuinduktivität durch den Gleichtakttransienten-Strom zu minimieren. Bild 3 zeigt den Vergleich zwischen einem dV/dt-empfindlichen Layout 3 (a) und einem empfohlenen Layout 3 (b) mit einem ACPL-38JT Optokoppler von Avago Technologies.

Als zweites sollten sich Entwickler um die Kopplung der Miller-Kapazität kümmern. Wenn während des Schaltvorgangs ein dV/dt-Rauschen über eine Miller-Kapazität koppelt, wird es Transientenrauschstrom induzieren. Dieser Transientenrauschstrom fließt über die Streuinduktivität, die auf dem Layoutpfad vom IGBT-Gate zum Gate-Treiber führt und beeinflusst die Gate-Steuerspannung.

Um den Effekt des dV/dt-Rauschens über die Miller-Kopplung zu minimieren und um sauberere Schaltimpulse zu erhalten, sollten Entwickler die IGBT-Gate Lade- und Entladeschleife so kurz wie möglich halten. Ein Beispiel einer Gate-Treiber-Strom-Pufferspeicher-Schaltung zum IGBT wird in Bild 4a dargestellt – ein empfohlenes Layout in Bild 4b.

Bild 4a: Teil der Niederspannungsseite der IGBT-Schaltsteuerung.Avago Technologies

Bild 4b: Teil eines Schaltungslayouts in Bezug auf 4a.Avago Technologies

Als drittes sollte der Entwickler die richtigen Isolatoren wählen, um ein Gleichtaktrauschen, das durch die internen parasitären Kapazitäten gekoppelt wird, zu limitieren oder zu eliminieren. Es gibt auf dem Markt unterschiedliche Isolationstechniken, wie zum Beispiel die optische Isolation (auch bekannt als Optokoppler), magnetische Übertrager-Isolation, kapazitive Isolation und so weiter. In Bild 5 sieht man Basis-Blockschaltbilder eines Optokopplers, einer Trennwandler-Isolation und eines kapazitiven Isolators. Unter diesen gilt der Optokoppler als die gebräuchlichste und wirksamste Isolationstechnologie für eine hohe Gleichtaktunterdrückung.

Bild 5: Grundsätzliche interne Blockschaltbilder von Optokopplern, Trennwandlern und kapazitiven Isolatoren.Avago Technologies

Optokoppler von Avago Technologies beispielsweise bieten folgende Vorteile zur Verbesserung der Gleichtaktunterdrückung:

LED-Ansteuerung mit niedriger Impedanz – Wenn sie abschaltet, zeigt die LED eine niedrige Impedanz und ist so weniger empfindlich gegenüber Gleichtakt-Transientenströmen, die durch dV/dt-Rauschen erzeugt werden. Zusätzlich hilft die LED-Übergangskapazität von etwa 80 pF das Hochfrequenz-Gleichtaktrauschen zu eliminieren.
Interne Schirmung an den Fotodioden und der IC-Seite des Optokopplers – Durch eine transparente Schirmung kann ein optisches Signal übertragen werden und führt gleichzeitig den Gleichtakt-Transientenstrom an Masse, anstatt Detektor und IC-Schaltkreis zu beeinflussen. Eine interne Schirmung wird normalerweise nicht in Trennwandlern und kapazitiven Isolatoren implementiert. Der Grund hierfür ist, dass eine interne Abschirmung die erwünschte magnetische Signalkopplung im Trennwandler-Isolator und die kapazitive Signalkopplung im kapazitiven Isolator blockieren würde. Ohne Abschirmung kann unerwünschtes dV/dt-Rauschen in den gleichen Kanal wie die Signale eingekoppelt werden und das Steuersignal beeinflussen.

Benchmark-CMR-Tests der verschiedenen Isolatoren

Bild 6: Typischer Benchmark-CMR-Testaufbau.Avago Technologies

Um die CMR (Common Mode Rejection, Gleichtaktunterdrückung) der unterschiedlichen Isolator-Typen zu vergleichen, wurden verschiedene Gate-Treiber ausgewählt und eigene CMR-Vergleichstests durchgeführt. Typische Benchmark CMR-Testaufbauten der isolierten Gate-Treiber werden in Bild 6 dargestellt. Die Benchmark-CMR-Testergebnisse zeigten, dass die Optokoppler eine bessere CMR als Trennwandler und kapazitive Isolatoren aufwiesen. Der getestete Gate-Treiber-Optokoppler von Avago Technologies (ACPL-38JT) kann hohen Gleichtakt-Transienten widerstehen, ohne dass Fehler auftreten. Er erzielte eine Minimum-CMR von 30 kV/µs für hohe Ausgangslevel (CMH) und niedrige Ausgangslevel (CML). Diese Leistung ist deutlich besser als bei den zum Vergleich herangezogenen Trennwandler- und kapazitiven Isolatoren. In Tabelle 1 sind die Testergebnisse zusammengefasst.

Tabelle 1: Zusammenfassung der Benchmark-CMR-Tests unterschiedlicher Gate-Treiber-Isolatoren.Avago Technologies

Bild 7: CMH des Avago-Optokopplers bei VCM = 1,5 kV, dV/dt ~ 67 kV/µs.Avago Technologies

Schaut man genauer hin und vergleicht die CMH-Wellenform der drei unterschiedlichen Isolatoren, kann man keinen Fehler der CMH-Wellenform beim Gate-Treiber-Optokoppler erkennen. Bild 7 zeigt, dass der Gate-Treiber-Optokoppler von Avago seinen hohen Ausgangsstatus eines dV/dt von 67 kV/µs und V_CM = 1,3 kV halten kann. Das liegt an der niedrigen LED-Ansteuerimpedanz und der internen Schirmung, die die Gate-Treiber-CMR entscheidend verbessert.

Bild 8: Trennwandler-Isolator des Herstellers A fällt bei VCM = 500 V, dV/dt ~2,5 kV/µs aus.Avago Technologies

Bild 8 zeigt, dass der Trennwandler-Isolator des Herstellers A durch den Benchmark-CMH-Test gefallen ist, da der Gate-Treiber seinen Ausgang nicht auf dem hohen Level halten konnte – selbst wenn der V_CM auf 500 V mit einer langsamen Anstiegszeit von nur 160 µs (dV/dt ca. 2,5 kV/µs) gesetzt wurde. Bild 9 zeigt, dass beim kapazitiven Isolator von Anbieter B der CMH-Level auf weniger als 15 kV/µs fällt, wenn der V_CM auf 900 V ansteigt. Fehler treten auf, wenn der V_CM auf 1 kV und mehr ansteigt – beim Ausgangs-High-Level-Test (dV/dt etwa 4,5 kV/µs).