Wie das Unternehmen bekannt gibt, hat die japanische Niederlassung im zweiten Halbjahr 2001 Lizenzen für die DK1 Design-Suite an vier japanische Elektrounternehmen, darunter auch Omron und Sony verkauft. Darüber hinaus haben sich fünf japanische Universitäten, zum Beispiel die Universität Tokio, dem Celoxica University Programme angeschlossen. Darin geht es um die Verwendung der DK1 Design-Suite und der Entwicklungs-Boards der RC-Serie von Celoxica für die Forschung und Lehre im Bereich der Elektrotechnik. Celoxica Japan K.K. plant ergänzend ein regionales Universitäts-Programm, das Anfang 2002 in Japan starten soll.


Dennis Nye, Senior Vice President, Worldwide Sales and Marketing des Unternehmens, erläutert: “Wir haben auf dem japanischen Markt ein besonders starkes Interesse an abstrakten Designmethoden festgestellt. Die Nachfrage nach Tools auf C-Basis resultiert aus verschiedenen Aspekten, zu denen die System-Performance, die Entwicklungskosten, die Design-Produktivität und der Fachkräftemangel gehören. Unsere Kunden wissen, wie effektiv sich diese Probleme mit der DK1 Design Suite lösen lassen.“


Die DK1 Design-Suite ist für den Entwurf, die Validierung, die iterative Verfeinerung und die Implementierung komplexer Algorithmen in Hardware konzipiert. Ihre eingebauten Designeingabe-, Simulations- und Synthese-Funktionen basieren auf Handel-C. Diese auf ANSI C basierende Design-Eingabesprache verbindet Parallelität mit einem zentralen Timing-Modell. Mit der C-Sprache vertraute Entwickler kommen mit der Handel-C-Sprache der DK1 Design Suite problemlos zurecht. Durch seine intuitiven, hardwarespezifischen Konstrukte erlaubt Handel-C dem Software-Entwickler die zügige Codierung von Hardware-Designs.


Die PAL-Strategie von Celoxica führt eine gegliederte Designmethodik ein, die den mit Handel-C arbeitenden Designer von den maschinennahen Interface-Aspekten abschirmt. DSM erlaubt eine effektive, mehrsträngige Kommunikation zwischen einem FPGA und einer CPU, die System-Engpässe beseitigt, da die CPU datenintensive Aufgaben in Echtzeit an parallele, reprogrammierbare FPGAs auslagern kann.