Die Erstproduktion hat meist noch eine hohe Fehlerrate. JTAGs Boundary-Scan-Test soll nun Abhilfe schaffen können.

Die Erstproduktion hat meist noch eine hohe Fehlerrate. JTAGs Boundary-Scan-Test soll nun Abhilfe schaffen können.JTAG

Mit JTAG-Pro-Vision erzeugen und validieren Kunden verschiedene Anwendungen von JTAG. Dieses Boundary-Scan-Entwicklungstool ist vollständig automatisiert und unterstützt den Import der Entwurfsdaten von mehr als 30 verschiedenen EDA- und CAM-Systemen. Die intuitive Entwicklungsumgebung beinhaltet automatische Generatoren für zahlreichen Testapplikationen und In-System-Programmier-Aufgaben. Für spezielle Anwendungen, die in Halbleiterchips eingebettete Instrumente verwenden, ist die Skriptsprache Python verfügbar.

Während ein vollständiges Pro-Vision-System die Entwicklung und Ausführung von Test- und Programmieranwendungen ermöglicht, kann die gleiche vertraute Benutzeroberfläche mit reduzierter Funktionalität für den Produktionstest verwendet werden. Die Pro-Vision-Platform kann je nach Anforderung lizensiert werden. So besteht die Möglichkeit, lediglich Boundary-Scan-Tests auszuführen oder nur die ISP-Programmierung von Flash- oder PLD-Bausteinen zu unterstützen. Auch Kombinationen von Plattformodulen sind möglich.

Mit der JT-5705-Serie zeigt das Unternehmen auf der Messe auch neue Mitglieder seiner Boundary-Scan-Controller-Hardwarefamilie für Leiterplattenbaugruppen- und Systemtest. Das neu entwickelte Designkonzept beinhaltet sowohl JTAG/Boundary-Scan-Controllerfunktionen als auch gemischt analog/digitale I/O-Kanäle.

JTAG-Live-Studio Ist ein Paket von JTAG/Boundary-Scan-Werkzeugen, das es Entwicklern und Produktionstest-Ingenieuren gleichermaßen ermöglichen soll, vollständige Test- und Programmieranwendungen zu entwickeln – zu einem niedrigen Preis. Es arbeitet sowohl mit als auch ohne Netzlistendaten des Designs und kann für Verbindungstests (einzelne Netze bis zu kompletten Leiterplatten), Logik-Clustertests, Speichertests und andere eingesetzt werden. Studio umfasst auch Möglichkeiten zur Bauteilprogrammierung, die die Datenformate JAM/STAPL und SVF für die Programmierung der Konfigurations-PROMs von CPLDs und FPGAs unterstützen.

electronica 2014: Halle A1, Stand 221