Die Einführung des LPDDR4-Standards im Jahr 2014 verdoppelte im Vergleich zu LPDDR3 die Datenraten und senkte die Betriebsspannung, was etwa bei Mobiltelefonen und Tablet-PCs für höhere Leistung, eine längere Akkulaufzeit und damit für ein erheblich verbessertes Benutzererlebnis sorgte. Mit dem Start von LPDDR4x im Jahr 2016 ließ sich die Laufzeit dank der gegenüber Standard-LPDDR4 um bis zu 20 Prozent gesteigerten Energieeffizienz nochmals  verlängern (Bild 1).

Bild 1: Jährliche Entwicklung des Spitzendurchsatzes an Daten für mobile Plattformen.

Bild 1: Jährliche Entwicklung des Spitzendurchsatzes an Daten für mobile Plattformen. Micron

LPDDR4-Speicher ist ebenfalls wichtig für IoT-Anwendungen wie zum Beispiel Wearable-Produkte, für deren Entwicklung sich durch Limitierungen bei der Energieversorgung entscheidende Einschränkungen ergeben. Für den Automobilbereich ist der LPDDR4-Speicher dank der höheren Bandbreite und der energetischen Vorteile bestens geeignet und kann beispielsweise für Fahrzeugsubsysteme wie Infotainmentsysteme oder Fahrerassistenzsysteme eingesetzt werden.

ECk-Daten

Microns LPDDR4- und LPDDR4x-Speicher mit ECC-Technologie sorgen für hohe Bandbreiten und Energieeinsparungen. Mithilfe von ECC werden Einzelbitfehler erkannt und automatisch korrigiert, um eine gesteigerte Zuverlässigkeit zu erreichen. Die Einsparungen im Standby- und im Refresh-Verbrauch unterstützen Niedrigenergiefunktionalitäten. Zudem wird die Leistung bei hohen Temperaturen verbessert, was wiederum die Energieneutralität unterstützt, die von der Automobilbranche und anderen bei hohen Temperaturen arbeitenden Anwendungen benötigt wird.

Die LPDDR4-Spezifikation wurde konzipiert, um weitere Fortschritte der DRAM-Verfahrenstechnik zu übernehmen, zu denen auch die Verkleinerung der Speicherzelle gehört. Um die Zellkapazität bei geringerer Größe beizubehalten, bedarf es einer komplexeren Fertigung. Je kleiner, desto länger dauert es, bis die einzelne Speicherzelle ihre volle Ladung erreicht. Dieser Effekt macht es für die Hersteller zunehmend schwieriger, beim Wechsel zu Folgegenerationen die Erträge und die Zuverlässigkeit beizubehalten.

Einzelbitfehler

Die DRAM-Erträge sind in erster Linie durch Einzelbitfehler eingeschränkt. Bei einigen dieser Fehler kann es sich gegebenenfalls um Hard-Fail-Bits handeln, bei denen ein Bit bei 1 oder 0 stecken bleibt. Diese werden stets mithilfe redundanter Elemente repariert. Die meisten Fehlerbits sind jedoch marginaler Art. Solange sie oft genug refresht oder über eine längere Zeit geschrieben werden, funktionieren sie korrekt.

Die Reparatur dieser Bits, die einen sehr niedrigen Prozentsatz des Arrays darstellen, erfordert eine zunehmende Anzahl redundanter Elemente, wodurch sowohl die Chipgröße als auch die Komplexität zunehmen. Es ist anzumerken, dass die DRAM Write Recovery Time (tWR) und die 64-ms- oder 32-ms-Refresh-Spezifikationen sehr konservativ festgelegt wurden, damit die meisten dieser schwachen Bits durchkommen. Ohne diese Bits könnten die Refresh- und tWR-Spezifikationen erheblich gelockert werden, was sich sowohl auf die Leistung als auch den Energieverbrauch positiv auswirken würde (Bild 2).

 

Welche Vorteile ECC im Detail bietet, erfahren Sie auf der nächsten Seite.

Seite 1 von 3123