Fraunhofer ISIT 03-Demo-Board

(Bild: Fraunhofer ISIT)

Sowohl mikrolegierte als auch niedrig Ag-legierten Lote lassen sich gut verarbeiten. Es gibt auch nach mehrfachen Reflowprozessen keine signifikanten Auffälligkeiten in der Phasenausbildung. Allerdings ist die Lotausbreitung von der Metallisierung der Leiterplatte, ihrem Alterungszustand und dem Lötprofil abhängig. Daher wurden im kürzlich beendetem und vom Bundesministerium für Wirtschaft und Energie (BMWi) gefördertem Forschungsprojekt verschiedene Fertigungsparameter gezielt variiert, um das Prozessfenster für die Verarbeitung mittels Reflowlöten systematisch zu untersuchen. Das Forschungsprojekt wurde am Fraunhofer ISIT durchgeführt.

Leiterplattenoberfläche, Leiterplattenlayout, gezielte Alterung von Leiterplatten und Lötprofilvariation gehören zu den veränderten Fertigungsparametern. Hierbei wurden extreme Prozessparameter näher betrachtet, um Grenzen der Prozessierbarkeit herauszufinden. Demnach wurden beispielsweise im Reflow-Lötprozess kurze und „kalte“ beziehungsweise lange und „heiße“ Lötprofile durchgeführt und untersucht. Anschließend wurden praxistaugliche Parametersätze experimentell nachgewiesen. Als Referenz diente eine handelsübliche SnAgCu-Lotvariante. Die quantitative Untersuchung zum Benetzungsverhalten erfolgte anhand der Lotausbreitung auf Leiterbahnstrukturen. Im Beitrag werden die Ergebnisse der Lotausbreitung sowie das Tombstone-Verhalten von Widerständen der Baugröße 0201 dargestellt.

Mikrolegierte Lote zeigen in etwa gleichwertige Scherfestigkeiten wie die Standardlotpaste. Signifikante Unterschiede im Phasenwachstum konnten nicht beobachtet werden. Genauere Ergebnisse zum Phasenwachstum können im Abschlussbericht nachlesen werden (Anmerkung der Redaktion: Download über unten stehende Infodirekt-Nummer).

Bleifrei treibt Lotmaterialien-Entwicklung voran

Elektronische Baugruppen werden in einem komplexen Herstellungsprozess gefertigt. Die Einführung der EG-Richtlinie 2002/95/EG zur Beschränkung der Verwendung bestimmter gefährlicher Stoffe in Elektro- und Elektronikgeräten hatte zur Folge, dass im Lötprozess von bleihaltigen Loten auf bleifreie Lote umgestellt werden musste. Inzwischen ist das Verarbeitungsverhalten der bleifreien Standardlegierungen bekannt. Die bleifreien SAC-Lotpasten sind unter „guten“ Prozessbedingungen nahezu gleichwertig wie bleihaltige zu verarbeiten. Allerdings weisen bleifreie gegenüber den bleihaltigen Loten ein völlig anderes und für den Lötprozess ungünstigeres Fließ- und Benetzungsverhalten auf. Die Erfahrungen aus der Verarbeitung bleifreier SAC-Lote zeigen, dass es Einschränkungen hinsichtlich der Verarbeitbarkeit gibt. Prozessschwankungen, die im herkömmlichen bleihaltigen Fertigungsprozess keine Probleme bereiten, können im bleifreien Fertigungsprozess zu Ausschuss führen.

Fraunhofer ISIT 01-Testboard-Top

Bild 1: Das Layout der Test-Leiterplatte zeigt, dass neben den Pads für die vom PA bereitgestellten Bauteile verschiedene Teststrukturen auf der Leiterplatte vorhanden sind. Fraunhofer ISIT

Weiterentwicklungen der bleifreien SAC-Lote auch im Zuge der fortschreitenden Miniaturisierung führten zu mikro- und niedriglegierten Loten, die Modifikationen durch Dotierungen mit Haupt- und Nebengruppenelementen aufweisen [1]. So erhöhen etwa Antimon und Nickel durch Mischkristallbildung und Dispersionshärtung die Kriechfestigkeit des Lotes, während das Element Wismut neben der Mischkristallhärtung auch Schmelzpunkt senkend wirkt. Zweifelsohne werden Mikrolegierten Loten günstige Gebrauchseigenschaften nachgesagt. Dies sind beispielsweise geringeres Ablegierverhalten im Lötprozess und eine erhöhte mechanische Festigkeit der Lötverbindung.

Es gibt allerdings noch keine ausreichenden prozesstechnischen Erfahrungen mit mikrolegierten Lotpasten und noch weniger mit niedrig Silber-legierten Lotpasten. Erwartet wird ein ähnliches Verhalten wie bei den bereits bekannten mikrolegierten Festloten. Aber insbesondere das Verarbeitungsverhalten ist noch nicht ausreichend untersucht. Die Anwender von mikrolegierten Loten parametrisieren oftmals einen Lötprozess, ohne zu wissen in welchem Bereich des Prozessfensters sie sich befinden. Geringfügige Schwankungen in der Anlieferqualität von zum Beispiel Bauelementen oder Leiterplatten (noch innerhalb der spezifizierten Toleranzen) können dazu führen, dass der Lötprozess instabil wird.

Forschungsprojekt: Aufgabenstellung und Durchführung

Die Aufgabe bestand darin, eine Antwort zu finden, wie sich auf verfahrenstechnischem Wege der Lötprozess beim Einsatz mikro- und niedrig Ag-legierter Lote in der Fertigung elektronischer Baugruppen sicherer gestalten lässt. In die Versuchsmatrix flossen 10 unterschiedliche Lotlegierungen ein. Alle Lotmaterialien sind Typ 4-Pasten und wurden von drei Materiallieferanten zur Verfügung gestellt. Die Lotpasten sind in der Tabelle 1 nach ihrer Schmelztemperatur aufsteigend geordnet dargestellt.

LegierungSchmelztemperatur [°C] 
A217 
D206…218 
C217…219 
B217…221 
I217…224 
K217…224 
E217…227 
F217…227 
G217…227 
H217…227 
   
Tabelle 1: Schmelztemperaturen der untersuchten Legierungen.

 

Lotpastenhersteller a:

  • B (Standard)
  • C (Standard)
  • G (Mikrolegiert)
  • I (Mikrolegiert)

Lotpastenhersteller b:

  • H (Mikrolegiert)
  • K (Mikrolegiert)

Lotpastenhersteller c:

  • A (Standard)
  • D (Mikrolegiert)
  • E (Niedriglegiert)
  • F (Niedriglegiert)

Lotpastenhersteller b verwendet das gleiche Lotpulver wie Lotpastenhersteller a.

Die Flussmittelbezeichnung ist in Tabelle 2 zu sehen. Wichtig für die Beurteilung der Lötergebnisse ist die Kenntnis der möglichen Flussmittelgleichheiten, um so mögliche Effekte auf die Legierungszusammensetzung zurückzuführen und Flussmitteleinflüsse eindeutig zuzuordnen.

LotAktivierungFM-Bezeichnung
AL04
BROL01
CROL01
DROL03
EL05
FREL 05
GROL01
HREL02
IROL01
KREL02
   
Tabelle 2: Flussmittelbezeichnung und Aktivierung.
Fraunhofer ISIT 02a-Kuka-Lötprofil-90grad

Bild 2a-c: Vier Temperaturprofile wurden eingemessen, um Unterschiede in der Phasenbildung in Abhängigkeit der Legierungszusammensetzung beurteilen zu können. Bild 2a zeigt die Messung des kurzen, kalten Profils (Kuka) und Bild 2b eine Messung vom heißen, langen Temperaturprofil (Lahei) im Vergleich zum Standardprofil in Bild 2c. Die maximalen Temperaturgradienten sind bei allen Lötprofilen annähernd gleich. Fraunhofer ISIT

Auch wurden verschiedene Leiterplattenoberflächen angefertigt. Für die Versuchsdurchführung wurden chemisch NiAu, chemisch Zinn und CuOSP gewählt. Neben dem Leiterbild für die vom projektbegleitenden Ausschuss (PA) bereitgestellten Bauteile gab es verschiedene Teststrukturen auf der Leiterplatte. Wie in Bild 1 zu sehen, sind oben links fünf Solderball-Strukturen und rechts daneben Leiterbahn-Strukturen unterschiedlicher Breite platziert. Für die zweipoligen Bauelemente wurden jeweils zwei unterschiedliche Padanbindungen auf die Leiterplatte designt. Ziel dieses Leiterplattendesigns war es, Tombstonebildung zu provozieren. Parallel dazu wurden die Leiterplatten vor der Bestückung mit unterschiedlichen Parametern gealtert. Auf der Leiterplatte wurden zweipolige Komponenten der Baugröße 0201 bis hin zu 1210 genauso verarbeitet wie auch anwenderspezifische, große, massehaltige Bauteile.

Zudem wurden vier Temperaturprofile eingemessen: ein Standardprofil (STD, Bild 2c), gemäß Datenblatt Lotmaterialhersteller, ein kurzes, kaltes (Kuka) und ein langes, heißes Profil (Lahei). Des Weiteren wurde ein ganz langes, ganz heißes Profil (Galagahei) für eine zusätzliche Extremwärmebelastung eingemessen, um Unterschiede in der Phasenbildung in Abhängigkeit der Legierungszusammensetzung zu beurteilen. Bild 2a zeigt die Messung des kurzen, kalten Profils und Bild 2b eine Messung vom heißen, langen Temperaturprofil. In Tabelle 3 ist ein direkter Vergleich der vier Profile dargestellt.

 Lötprofil
ParameterKukaSTDLaheiGalagahei
Max. Temp. [°C]230245250262
Profildauer [sec]135250350355
Flux activation time    
(150-200°C) [sec]2786120124
Time above liquidus [sec]1560103116
Max. Grad. [°C/s]2,932,63
     
Tabelle 3: Vergleich der Profile.

 

Bild 2b eine Messung vom heißen, langen Temperaturprofil (Lahei).

Bild 2b eine Messung vom heißen, langen Temperaturprofil (Lahei). Fraunhofer ISIT

 

Optimistisch stimmende Ergebnisse

Die quantitative Untersuchung zum Benetzungsverhalten erfolgte anhand der Lotausbreitung auf Leiterbahnstrukturen. Die Lotausbreitung auf der Leiterplattenoberfläche chemisch-Zinn ist im Zustand ohne Alterung bei den untersuchten Standard SAC-Lotpasten am größten. Die untersuchten niedrig Ag-legierten und mikrolegierten Lotpasten weisen zwar eine geringere Lotausbreitung auf, die aber immer noch als sehr gut bewertet wird. Auf einer durch zweimaligen Reflow-Lötprozess gealterten chemisch-Zinn Oberfläche ist jedoch unabhängig von der eingesetzten Lotpaste, nur noch sehr eingeschränkt eine Lotausbreitung festzustellen, Ausnahme sind die Lote A und D. Eine weitere Alterung bewirkt keine weitere signifikante Abnahme der Lotausbreitung.

Fraunhofer ISIT 02c-STD-Lötprofil-90grad

Bild 2c zeigt das Standardprofil. Fraunhofer ISIT

Die Lotausbreitung auf der Leiterplattenoberfläche Nickel-Gold ist im Zustand ohne Alterung bei allen untersuchten Lotpasten gut bis sehr gut und verringert sich nach Alterung deutlich weniger als auf den Oberflächen chemSn und CuOSP. Eine messbare Lotausbreitung ist auf der CuOSP-Oberfläche nur bei Lot D festzustellen. Alle anderen untersuchten Lotpasten zeigen unter allen Prozessbedingungen keine signifikante Lotausbreitung über den bedruckten Bereich hinaus. Auf den Leiterplattenoberflächen chemSn und NiAu stellt sich ohne Alterung die Lotausbreitung abhängig vom Lötprofil ein, je wärmer desto größer ist die Lotausbreitung (Ausnahme Lot H auf chemSn). Auf CuOSP ist bis auf die Ausnahme Lot D nahezu keine Änderung der Lotausbreitung in Abhängigkeit des Lötprofils festzustellen. Nach Alterung ist auf der NiAu Oberfläche bei tendenziell kälteren Lötprofilen eine größere Lotausbreitung zu beobachten.

Bei gleicher Lotlegierung ist ein Einfluss der Flussmittelformulierung auf die Lotausbreitung sichtbar. Diese wird zusätzlich von der Leiterplattenoberfläche und dem Alterungszustand der Leiterplatten beeinflusst, detaillierte Ergebnisse siehe Projektabschlusspräsentation. Hierbei war ein geringer Unterschied von mikro- und niedrig Ag-legierten gegenüber den Standard SAC-Lotlegierungen festzustellen, der allerdings in der Praxis keinen signifikanten Nachteil darstellt.

Wann sich ein Grabsteineffekt einstellt

Tombstones wurden bei Widerständen der Baugröße 0603 und größer bei den durchgeführten Untersuchungen nicht beobachtet. Bei der Baugröße 0402 traten diese nur vereinzelt auf, waren aber gehäuft bei der Baugröße 0201 zu beobachten. Tombstones traten verstärkt an thermisch ungleichen Leiterplatten-Padanbindungen auf, wenn bedingt durch die Durchlaufrichtung im Reflowofen die massearmen Padanschlüsse zuerst erwärmt wurden.

Das Auftreten von Tombstones ist stark abhängig vom Lotpastendruckversatz. Ein Versatz unter 100 μm in Längsrichtung führte nur sehr vereinzelt zu Tombstones, bei 100μm entstehen diese häufiger und bei Versatz über 100 μm sehr oft. Hierbei wurden die Bauteile jeweils ohne Versatz bestückt. Die Untersuchungen ergeben, dass die Flussmittelmischung bei ungünstigen Prozessparametern einen signifikanten Einfluss auf die Entstehung von Tombstones haben kann. Dies lässt sich deutlich an den Flussmittelvarianten FM 2 und FM 1 erkennen. Trotz identischer Lotlegierungen zeigen die entsprechenden Lotpasten deutliche Unterschiede beim Tombstoning. Die Flussmittelformulierung FM 1 erweist sich unabhängig von der Legierung als gut geeignet um Tombstoning entgegenzuwirken.

Der Einfluss des Lötprofils auf Tombstones ist Lotpasten abhängig und schwankt von wenig bis deutlich. Die Flussmittel enthalten laut Klassifizierung die gleiche Aktivierung. Es wird erwartet, dass die Lotpasten, die einen Schmelzbereich aufweisen ein positives Tombstoningverhalten zeigen. Da dies so nicht ersichtlich ist, hat hier vermutlich die Flussmittelformulierung einen dominanten Einfluss.

Es zeigt sich eine Abhängigkeit des Tombstoningverhaltens von der Leiterplattenoberfläche. Im Ausgangszustand ohne Alterung weist die Leiterplattenoberfläche CuOSP die niedrigste Tombstoningrate auf, gefolgt von chemSn, NiAu schneidet am schlechtesten ab. NiPdAu ist mit NiAu vergleichbar. Nach Alterung ist CuOSP besser als NiAu, für chemSn liegen keine Ergebnisse vor.

Zusammenfassung und Ausblick

Im Rahmen des Forschungsvorhabens wurde in enger Abstimmung mit den Firmen des beteiligten PA die systematische Untersuchung zur Erhöhung der Lötsicherheit beim Einsatz von mikro- und niedrig Ag-legierten Loten in der Fertigung elektronischer Baugruppen durchgeführt. Hierbei wurde die Auswirkung von Leiterplattenoberflächen und -alterung auf das Lötverhalten dieser Lotpasten in Abhängigkeit des Lötprofils untersucht.

Sowohl mikrolegierte als auch niedrig Ag-legierte Lote lassen sich gut verarbeiten. Es gibt auch nach mehrfachen Reflowprozessen keine signifikanten Auffälligkeiten in der Phasenausbildung. Die Lotausbreitung ist von der Metallisierung der Leiterplatte, ihrem Alterungszustand und dem Lötprofil abhängig.

Lötprofile, die gemäß Herstellervorgaben mittig im Lötprozessfenster liegen, sind zu empfehlen. Bei kurzen Lötprofilen besteht die Tendenz, dass das Lot unzureichend fließt und wenig benetzt. Lange und heiße Profile dagegen sind aufgrund der hohen thermischen Belastung für die Leiterplatte und Bauelemente nur eingeschränkt zu empfehlen. Der geringe Unterschied bei der Lotausbreitung von mikro- und niedrig Ag-legierten gegenüber den Standard SAC-Lotlegierungen stellt keinen signifikanten Nachteil dar.

Eine Flussmittelabhängigkeit konnte nachgewiesen werden. Dabei zeigt sich, dass Vorteile im Benetzungsverhalten und der Scherfestigkeit zu Nachteilen beim Tombstoning führen können. Die Untersuchungen ergeben, dass die Flussmittelmischung bei ungünstigen Prozessparametern einen dominanten Einfluss auf die Entstehung von Tombstones haben kann. Eine Flussmittelformulierung erweist sich unabhängig von der Legierung als gut geeignet, um Tombstoning entgegenzuwirken. Die untersuchten Lotlegierungen mit größeren Schmelzbereichen weisen kein eindeutig besseres Tombstoningverhalten auf. Es zeigt sich eine Abhängigkeit der Tombstonings von der Leiterplattenoberfläche (CuOSP, chemSn, NiAu, NiPdAu).

Nachdem den untersuchten Lotpasten eine gute Verarbeitungsfähigkeit nachgewiesen wurde, muss die Zuverlässigkeit dieser Lote untersucht werden. Das Ziel des Vorhabens wurde erreicht.

Prozessparameter im visier

Elektronische Baugruppen werden in einem komplexen Herstellungsprozess gefertigt. Eine erhöhte Verfahrenssicherheit und damit verbunden ein erhöhtes Vertrauen in das Fertigungsergebnis verstärkt die Kundenbindung und damit die Wettbewerbsfähigkeit hiesiger klein- und mittelständischen Unternehmen, kurz KMU. Daher lag das Ziel des Forschungsprojekts im Erkenntnisgewinn zur Verarbeitung von mikrolegierten und niedrig Ag-legierten Loten und die Weiterentwicklung des Reflow-Lötverfahrens durch die systematische Untersuchung des Zusammenhanges von Prozessparametern im Grenzbereich und der daraus resultierenden Lötsicherheit bei der Verwendung mikrolegierter und niedrig Ag-legierter Lotpasten.

Fußnote

Das IGF-Vorhaben Nr.: 17941 N/1 / DVS-Nr.: 10.076 der Forschungsvereinigung, Forschungsvereinigung Schweißen und verwandte Verfahren e.V. des DVS, Aachener Str. 172, 40223 Düsseldorf, wurde über die AiF im Rahmen des Programms zur Förderung der industriellen Gemeinschaftsforschung und -entwicklung (IGF) vom Bundesministerium für Wirtschaft und Energie aufgrund eines Beschlusses des Deutschen Bundestages gefördert.

[1] “Mikrolegierte Lote“, Kruppa, Dr. Werner, Stannol, Vortrag auf der 15.FED-Konferenz in Bremen.

 

 

Saskia Schröder

Wissenschaftlerin am Fraunhofer ISIT

Helge Schimanski

Leiter des Applikationszentrums für innovative Baugruppenfertigung am Fraunhofer ISIT

(mrc)

Sie möchten gerne weiterlesen?