Bildergalerie
MST-Smartsense“-Dummy-Design.
„MST-Smartsense“-Test-Package.
Open-Cavity-Packages in QFN- und BGA-Bauform.

Binder Elektronik ist u. a. Partner im Forschungsverbundprojekt „MST-Smartsense“ (Fördergeber BMBF, Projektträger VDE/VDI-IT, Förderkennzeichen 16SV3672). Ziel des bereits seit 2008 laufenden Projektes ist die Entwicklung neuer Aufbau- und Verbindungstechniken zur Herstellung hochintegrierter Sensor-Module sowohl für Konsumer- als auch für Automotive- und Industrieanwendungen.

Die Herausforderung besteht hier vor allem in der heterogenen Integration, d.h. der Kombination mehrerer Halbleiter in unterschiedlichen Technologien sowie passiver Bauelemente zu einem maximal kompakten Gesamtsystem (System-in-Package, oder kurz SiP).
Binder Elektronik war hierbei vor allem in die Technologie-Entwicklung, dem Design von Testaufbauten und deren Qualifikation eingebunden.

Das Package-Design

Da im Projekt MST-Smartsense ausschließlich laminatbasierte bzw. substratlose (Wafer-Level-Package) Packages aufgebaut werden, kam dem Leiterplattenlayout eine wichtige Rolle zu. Auch hier sollten neue Ansätze und Regeln für das Zusammenspiel heterogener Komponenten geprüft werden.
Dafür entwarf Binder Elektronik mehrere Test-Substrate mit 4-W- und Daisy-Chain-Messstrukturen. Für jede geprüfte Komponentenklasse wie Chip-Widerstände 0402/0201, Löt-Flipchips, Klebe-Flipchips und Wirebonds wurden eigene Interposer designt, um zuerst getrennt alle Einflüsse auf die Bauelemente betrachten zu können.

Gleichzeitig wurden aber auch Test-Packages entworfen, die alle diese Aufbautechniken vereinten. Diese wurden nach dem Aufbau bei einem Projektpartner gemoldet und sollten die Eigenschaften des späteren funktionalen Demonstrators abbilden.

Die „richtige“ Oberfläche

Neben der Optimierung von Substrat-Material (BT) und dessen Aufbau, wurde vor allem der Leiterplatten-Oberfläche viel Aufmerksamkeit gewidmet. Nicht weniger als vier Oberflächen wurden auf ihre Tauglichkeit für die Misch-AVT geprüft. Dafür wurden alle Test-Vehikel in jeder Oberfläche aufgebaut, um sowohl die Eignung für die Einzelprozesse als auch für den gemischten Gesamt-Aufbau qualifizieren zu können. Alle Oberflächen wurden hinsichtlich Löt- und Bondbarkeit und der Zuverlässigkeit der Verbindungen untersucht.

Zuverlässigkeitsuntersuchungen

Die Leiterplatten wurden nach dem Aufbau zahlreichen Tests unterzogen. Darunter waren auch zwei umfangreiche Temperatur-Wechsel-Tests (jeweils 2000 Zyklen mit -40 bzw. -125 °C), die komplett Binder Elektronik durchgeführt hat. Dabei wurde die zur Verfügung stehende Online-Messtechnik (320 4-W-Messkanäle) beide Male voll ausgereizt, um möglichst viele Daten über die Degradierung der Prüflinge zu erhalten. Zusätzlich wurden, auf einem extra dafür errichteten zweiten Messplatz, zu bestimmten Statuszeitpunkten noch weitere Prüflinge offline gemessen, da die Anzahl der zu prüfenden Strukturen die der Online-Messkanäle deutlich überstieg.

Binder war dann auch hauptsächlich für die Zusammenführung und Auswertung der verschiedenen Tests zuständig. So wurde in enger Kooperation mit den Forschungspartnern das Ergebnis der Studie erarbeitet, die jetzt kurz vor ihrem Abschluss steht.

Die AVT-Dienstleistungen

Natürlich nutzt Binder die Erkenntnisse aus Forschungsverbundprojekten wie „Smartsense“ auch, um seine eigenen Dienstleistungen im Bereich der Aufbau- und Verbindungstechnik auszubauen und zu verbessern. So flossen einige neue Erkenntnisse in den Bereich des Leiterplatten-Designs, z. B. in die Layout-Regeln für Misch-AVT mit SMT und Nacktchip-Komponenten. Ebenso wurde die Materialauswahl wie Kleber, Underfiller, Verguss, usw. überdacht und optimiert.
Weiterhin wurden wertvolle Erfahrungen im Bereich der Fertigungsprozesse gesammelt. Die Ausrichtung des Smartsense-Projektes auf Großserien-Technologien brachte einige, für Binder Elektronik eher unübliche, Anforderungen mit sich, die erfolgreich gemeistert werden wollten.

Cavity-Packages für Kleinserien

Das Spezialgebiet von Binder Elektronik sind Prototypen sowie kleine und mittlere Serien. Für schnelles Prototyping im Bereich des Halbleiter-Packagings setzt Binder Elektronik seit einiger Zeit auf so genannte Open-Cavity-Packages. Das sind Standard-Plastik-Gehäuse mit einer Freistellung in der Mold-Kappe (Cavity), die es erlaubt, ein Die zu bestücken.

Binder konzentriert sich dabei standardmäßig auf QFN-Footprints, andere Formate sind auf Anfrage möglich. Leider bietet zurzeit keines dieser Premolded-Packages mehr als 100 Kontakte. Damit sind natürlich größere ASICs in diesen Packages nicht möglich.
Daher begann Binder mit der Entwicklung eines eigenen Cavity-Packages. Es sollte laminat-basiert, als BGA ausgeführt, einfach zu verarbeiten und sehr zuverlässig sein.

Das Open Plastic Ball Grid Array

Herausgekommen ist dabei das OPBGA (Open Plastic Ball Grid Array), ein Bauteil, das in der ersten Version über 208 Kontakte verfügt, was abzüglich der Versorgungspins noch 144 I/Os ergibt. Es ist dabei nur 17 x 17 mm² groß und inklusive der BGA-Balls ca. 2 mm dick.

Die Tiefe der Kavität beträgt fast 1 mm, was auch, im Gegensatz zu den meisten Premolded Packages, die Verwendung von ungedünnten Chips bis zu 700 µm zulässt. Die maximalen Außenmaße für das Die betragen ca. 6 x 6 mm².

Durch die Verwendung einer so genannten Universal-Finish-Board-Oberfläche sind sowohl Gold- als auch Aluminiumdraht als Bondverbindung möglich, ganz nach Kundenanforderung. Außerdem bietet die Oberfläche auch gute Vorraussetzungen für zuverlässige SMD/BGA-Lötstellen.

Ausblick

Zusätzlich zu der Variante mit 17 mm Kantenlänge sind auch noch eine kleinere Variante mit 14 mm und eine größere mit 27 mm Kantenlänge geplant. Damit könnte man dann ein großes Spektrum von Chips abdecken. Auch eine Variante mit Deckel zum Einsatz mit MEMS-Bauteilen ist angedacht. Eine Ausführung mit Kontakten auf dem Rahmen für PoP (Package on Package) Anwendungen wurde schon getestet und kann auf Wunsch ebenfalls realisiert werden.

Binder Elektronik unterstützt im Bereich der Miniaturisierung und der Systemintegration bei der Umsetzung von spezifischen Packages, SiPs oder Embedded-Flachbaugruppen – und das von der Idee über das Design, den Prototypen bis zu kleinen und mittleren Serien-Produkten. Die Fertigung von Großserien wird mit Fernostpartnern realisiert.