Neue 3,3-V-BFW-Familie

Die zweite Generation der In-System-programmierbaren CPLDs (Complex Programmable Logic Device) der Baureihe ispLSI 5000VE von Lattice besteht aus vier Versionen von 128 bis 512 Makrozellen mit den Lattice SuperWIDE-Logikblöcken, so dass hier sehr breite Busstrukturen ohne zusätzliche Verzögerungen verarbeitet werden können. Der ispLSI 5128VE ist mit 180 MHz und einer Pin-zu-Pin-Verzögerung (Tpd) von nur 4 ns der schnellste Baustein dieser Familie. Mit einer Kombination von weiterentwickelter E2CMOS-Submikron-Halbleitertechnik, einer optimierten Architektur und verbessertem Schaltungsdesign bietet diese 3,3-Volt-BFW-Familie (Big-Fast-Wide) eine Systemperformance, die die der Vorgängergeneration noch um 30 Prozent übertrifft. Die ispLSI-5000VE-Familie eignet sich für Entwürfe von 6.000 bis 24.000 Logikgattern, die bis zu 256 I/O-Kontakte verlangen. Sie besteht aus vier teilweise pinkompatiblen Versionen ? ispLSI 5128VE, ispLSI 5256VE, ispLSI 5384VE und ispLSI 5512VE. Versionen mit höherer I/O-Anzahl werden im 1,0 Millimeter Fine-Pitch Ball Grid Array-Gehäuse angeboten. Die ispLSI-5000VE-Familie wird von Version 8.2 der Lattice-Software ispDesignEXPERT für den Logikaufbau unterstützt.

WBC
Tel. (01) 617 46 10-0
h.milchrahm@wbc-europe.com
http://www.wbc-europe.com