Neben den Schwierigkeiten bei der Designpartitionierung, haben Verifikationsingenieure oft das Problem, dass selbst kleinste Änderungen im RTL-Code eine komplett neue Designimplementierung in die Hardware erfordern. Mit seinem inkrementellen Design-Implementation-Flow schafft der CHIPit Manager Pro hier eine Abhilfe. Er ändert nur Module/Dateien, die tatsächlich betroffen sind und lässt andere Teile unberührt. Dieses Vorgehen verkürzt die Zeit für wiederholte Designimplementierung um Welten und gibt dem Verifikationsingenieur viel mehr Zeit, an der eigentlichen Designverifizierung zu arbeiten. Mühsame „Suchen-und-Finden-“ oder „Versuch-und-Fehler“-Versuche gehören dank dem neuen CHIPit-Konzept der Vergangenheit an.
Ein weiteres Highlight des neuen CHIPit Manager Pro ist der Syntheseprozess, der auf Blockebene parallel erfolgt. Individuelle Tasks werden dabei über Load-Sharing-Tools wie LSF oder Open Batch verarbeitet. Dieser Mechanismus erlaubt es die Designimplementierungszeit auf ein Minimum zu reduzieren und verleiht ASIC-Prototyping somit ganz neue Attraktivität.

Pro Design Electronic, Tel. (+49 80 62) 808-446, gunnar.scholl@prodesign-europe.com