Cypress Semiconductor und Eureka Technology geben die Verfügbarkeit einer Serie von PowerPC IP-Cores (Intellectual Property) von Eureka für die CPI-Ds der Delta39K Serie von Cypress bekannt. Im Rahmen des IP Oasis Programms von Cypress werden die PowerPC Cores Bestandteil einer kompletten CPLD-Lösung für anspruchsvolle Kommunikationssysteme wie etwa Router, Switches, Steuerungsprozessoren, Server und Terminals sein. Die Cores sind für die Verarbeitung mit dem HDL-basierenden Design-Tool Warp von Cypress optimiert, das die grafische Eingabe, die Synthese, das Fitting, die Simulation sowie leistungsfähige Designanalyse-Funktionen umfasst.


Im einzelnen wurden folgende Cores angekündigt: der PowerPC Bus Master EP201 ist für das Initiieren von Schreib/Lese-Datentransfers auf dem PowerPC CPU-Host-Bus konzipiert. Er wird normalerweise an einen DMA-Controller angeschlossen; der PowerPC Bus Slave EP100 ist als Target für Zugriffe der CPU oder anderer Busmaster ausgelegt. Er dient als Schnittstelle zwischen der CPU und der Core-Logik, dem SpeicherSubsystern oder einem Peripheriegerät (z. B. einer PCI Host-Bridge); der PowerPC Arbiter EC300 dient zur Arbitrierung zwischen mehreren Busmastern auf dem PowerPC-Bus. Alle PowerPC Cores von Eureka sind kompatibel zu den PowerPC Mikroprozessoren 603, 740, 750 und MPC8260. Entwicklern, die mit den CPI-Ds der Delta39K-Familie arbeiten, stehen außerdem die PCIBus-Cores und der SDRAM-Controller-Core von Eureka zur Verfügung. Die Cores sind in Form von Netzlisten verfügbar, die für den Einsatz in der Entwicklungsumgebung Warp von Cypress optimiert sind.