Last-Minute-Änderungen treten häufig in FPGA-basierten Anwendungen auf, um das Timing in der Endphase eines Designs zu optimieren. Außerdem können Mixed-Signal-ICs vorhanden sein, z.B. integrierte Serializer/Deserializer (SerDes) Transceiver, die von einer Taktoptimierung profitieren. Der Jitter am Ausgang und die Bitfehlerrate hängen meist direkt vom Referenztakt ab. Die Möglichkeit, Taktfrequenzen schnell zu ändern, trägt dazu bei, die optimale Taktrate zu finden.
In-Circuit-programmierbare Quarz-Oszillatoren
Mit frequenzflexiblen, I2C-programmierbaren XOs als Prototyping-Hilfsmittel können Entwickler den Validierungsprozess vereinfachen, die Systemleistung maximieren und den gesamten Produktentwicklungszyklus straffen. Das Variieren der Taktfrequenzen ohne Änderung der Stückliste, Überarbeitung der Leiterplatte oder langes Warten auf die richtigen XOs trägt dazu bei, die Markteinführungsziele zu erreichen sowie die Funktion und Leistungsfähigkeit zu erhöhen.
Systeme, die Standardfrequenzen verwenden, können bei der Designvalidierung und Frequenzeinstellung während des Fertigungstests ebenfalls von frequenzflexiblen XOs profitieren. Ein Ethernet MAC oder PHY kann beispielsweise einen 156,25 MHz-Referenz-XO vorschreiben – eine Festfrequenz-Referenz kann dann aber keine Toleranzwerte zur Verfügung stellen. Um das System richtig einzustellen, müssen Entwickler externe Taktquellen verwenden, die 156,25 +100 ppm und 156,25 -100 ppm MHz bereitstellen; oder sie müssen die Leiterplatte überarbeiten, um schnellere oder langsamere XOs zu installieren. Diese Methode stößt an bestimmte Grenzen und ist zeitaufwändig, vor allem wenn mehrere Boards über verschiedene Temperaturbereiche hinweg getestet werden müssen.
Die Frequenzeinstellung kann auch mit mehreren XOs und einem Multiplexer durchgeführt werden (Bild 1). Zu den Nachteilen dieser Methode zählt die begrenzte Anzahl an Frequenzen und das Einbringen zusätzlicher Rausch- und Phasenunstetigkeiten, die entstehen, wenn zwischen den Frequenzen hin und her geschaltet wird. Dieser Ansatz erfordert auch unterschiedliche Leiterplattengrößen für die Validierung und die Fertigung.
Die Frequenzeinstellung mit externen Taktquellen oder mehreren XOs schränkt meist die Möglichkeiten der Entwickler ein, feine Frequenzabstimmungen vornehmen zu können oder zusammenhängende Frequenzen zu validieren, um eventuelle Problembereiche in einem Design zu beseitigen. Dies kann zu Nachbearbeitungen und Verzögerungen führen, da eine Vorlaufzeit benötigt wird, um zusätzliche Taktfrequenzen zu erhalten. Arbeitet das System zum Beispiel bei +100 ppm, fällt aber bei +55 ppm aus, kann keiner der beiden Ansätze den Fehler beseitigen.
In-Circuit-programmierbare XOs
Ein besserer Ansatz bei der Frequenzeinstellung ist der Einsatz In-Circuit-programmierbarer XOs, die eine Reihe zusammenhängender Frequenzen mit hoher inkrementeller Frequenzauflösung bereitstellen können, ohne Phasenstörer oder eine Beeinträchtigung der Phasen-Jitter-Performance zu verursachen. Herkömmliche XOs bieten diese Frequenzflexibilität nicht, da sie auf mechanisch einstellbaren Quarzkristallen basieren, die so geschnitten sind, dass sie nur bei einer bestimmten Frequenz schwingen. Jede neue Frequenz erfordert demnach andere Quarzabmessungen.
Um diese Anforderung zu adressieren, verwenden Hersteller herkömmlicher XOs analoge Schaltkreistechniken wie PLLs (Phase Locked Loop), um die Frequenzsteifigkeit herkömmlicher Quarz-Oszillatoren zu überwinden. Analog-PLLs sind allerdings meist auf eine Zweierpotenz- oder Integer-Frequenz-Multiplikation beschränkt. Diese Lösungen können die erforderliche Frequenzauflösung nicht erfüllen, um dem Entwickler eine umfassende Flexibilität bei der Frequenzprogrammierung oder Feinabstimmung zu ermöglichen.
Einfluss von Störspannungsunterdrückung (PSRR)
Analog-PLLs sind anfällig gegen Rauschen, sorgen für Kopplungen und verstärken Rauschquellen durch die Stromversorgung und den internen VCO an das Ausgangstaktsignal. Diese Empfindlichkeit hindert analoge PLLs daran, in hochleistungsfähigen Systemen Taktsignale mit geringem Jitter anzusteuern, wo die Taktflexibilität entscheidend und die Betriebsumgebung meist verrauscht ist. Um das Stromversorgungsrauschen zu adressieren müssen Leiterplatten oft modifiziert werden – und das während der zeitkritischen Prototypen-Debug-Phase, was die Systemvalidierung und sogar die Markteinführung verzögern kann.
Das Systemrauschen ist vor allem auf Stromspitzen beim Schalten von Lasten sowie auf den weitverbreiteten Einsatz von Schaltnetzteilen in den meisten Computern, Kommunikations- und Consumerelektronik-Geräten zurückzuführen. Um Rauschen und Stromwelligkeit seitens der Netzteile zu mindern, ist eine integrierte Versorgungsspannungsregelung und Filterung ein wesentlicher Bestandteil von Festfrequenz- und programmierbaren XOs. Das Rauschen auf den Versorgungsschienen wird beseitigt, was die Jitter-Performance des Ausgangstakts nicht beeinträchtigt. Im Vergleich zu herkömmlichen analog-basierten XOs ergeben sich damit ein besserer Jitter-Spielraum, eine größere Verbindungsreichweite und mehr Systemperformance.
Eine integrierte Filterung und Regelung verringert automatisch die Kosten für die Stückliste sowie die Anzahl erforderlicher Bauteile, da Entwickler externe Stromversorgungsfilter und Ferrit-Elemente verkleinern oder sogar weglassen können, um eine angemessene Jitter-Performance zu erhalten. Bei einer Stromversorgung eines analogen PLL-basierten XOs tritt zum Beispiel eine sinusförmige Brummspannung von 100 mVpp über einen Bereich von 100 kHz bis 1 MHz auf. Schaltnetzteile, die für eine bessere Systemleistungsfähigkeit erforderlich sind, arbeiten meist in diesem Frequenzbereich. Rauschen in dieser Höhe kann die Jitter-Performance herkömmlicher XOs mit analoger PLL ohne Filterung und Regelung von etwa 10 ps (ohne Rauschen seitens der Versorgung) auf 50 ps (mit Rauschen seitens der Versorgung) verschlechtern. Die verringerte Jitter-Performance macht damit herkömmliche analoge PLL-basierte XOs untauglich für schnelle Netzwerkanwendungen wie Gigabit- (GbE) und 10-Gigabit-Ethernet (10 GbE).
Das Fazit: Die Performance- und Frequenzeinschränkungen, die mit anlogen PLL-basierten XOs einhergehen, zwingen Systementwickler dazu, Festfrequenz-Bausteine zu verwenden, die meist keine integrierte Regelung und Filterung bieten. Die Entwickler befinden sich damit wieder am Anfang und haben nur wenige Möglichkeiten zur Verfügung.
I2C Digital-programmierbare XOs
I2C Digital-programmierbare XOs stellen im Gegensatz zu Festfrequenz-XOs eine flexible Alternative dar. Silicon Labs‘ programmierbare Oszillatoren kombinieren eine herkömmliche Festfrequenz-Quarz-Referenz mit patentierter DSPLL-Technik, um einen I2C-programmierbaren Ausgang mit variabler Frequenzauflösung besser als 26 x 10-12 (ppt, Parts per Trillion) bereitzustellen (Bild 2). Durch den digitalen Schaltkreis und die integrierte Stromversorgungsregelung und -filterung können Oszillatoren auf DSPLL-Basis eine Jitter-Performance erreichen, die vergleichbar zu Festfrequenz-SAW-Oszillatoren ist. I2C-programmierbare Oszillatoren ermöglichen die Evaluierung jeder Frequenz in einem System, ohne dabei die Leistungsfähigkeit zu beeinträchtigen. Hinzu kommt, dass sich I2C-programmierbare XOs mit einer voreingestellten Startfrequenz bestellen lassen. Sie sind zudem pin- und performance-kompatibel zu Festfrequenz-XOs.
Phil Callahan
(jj)
