Norm Taffe, VP bei Cypress (mit einem Starter-Kit in der Hand: "Das Arbeiten mit diesem Tool unterscheidet sich sehr vom herkömmlichen Embedded-System-Design… Es ähnelt in vielen Punkten der FPGA-Design-Methode. " (Foto: Alfred Vollmer)
Die neuen skalierbaren Plattformen PSoC 3 und PSoC 5 kombinieren programmierbare präzise Analogfunktionen und digitale Logik mit MCU-Subsystemen auf 8051- beziehungsweise ARM-Cortex-M3 –Basis.
Cypress stellt im Rahmen seiner Programmable-System-on-Chip-Reihe (PSoC) zwei neue Architekturen vor, die sich durch deutlich höhere Performance und niedrigeren Stromverbrauch als die bisherigen PSoC-Produkte auszeichnen und damit neue Märkte im Bereich der 8 , 16 und (mit Einschränkungen) 32-bit-Applikationen erschließen.
Die PSoC-3-Architektur basiert auf einem neuen 8051-Prozessor mit bis zu 33 MIPS, während es die PSoC-5-Architektur mit ihrem 32-bit-Prozessor ARM Cortex-M3 auf bis zu 100 DMIPS bringt. Die neuen Architekturen wurden auf die Anforderungen extrem stromsparender Applikationen abgestimmt. Sie bieten dazu einen von 5,5 V bis 0,5 V herab reichenden Betriebsspannungsbereich und nehmen im Hibernate-Modus nur 200 nA (PSoC 3) beziehungsweise 300 nA (PSoC 5) auf. Unterstützt werden die Familien PSoC 3 und PSoC 5 durch die neue Designsoftware PSoC Creator, die den Entwicklern eine durchgängige programmierbare Designplattform bietet. PSoC Creator führt ein schaltplanbasiertes Design-Eingabeverfahren mit umfassend getesteten, vorgefertigten Komponenten ein, was ein intuitives Arbeiten ermöglicht.
„Die neuen Architekturen PSoC 3 und PSoC 5 bauen die programmierbare analog/digitale Embedded-Design-Plattform weiter aus und bieten beispiellose Eigenschaften in Bezug auf die Markteinführungszeit, den Integrationsgrad und die Flexibilität“, erläutert Norm Taffe, Executive Vice President Consumer & Computation Division im Gespräch mit elektronik industrie. „Die in den Architekturen enthaltenen hochpräzisen programmierbaren Analog-Ressourcen lassen sich als ADCs, DACs, TIAs, Mischer, PGAs, Operationsverstärker usw. konfigurieren. Enthalten sind außerdem verbesserte, auf programmierbarer Logik basierende digitale Ressourcen, die sich nicht nur als 8 , 16 , 24 und 32-bit-Timer, Zähler und PWMs konfigurieren lassen, sondern auch die Implementierung ausgefeilterer digitaler Peripheriefunktionen wie etwa CRC (Cyclic Redundancy Check), PRS-Generatoren (Pseudo Random Sequence) oder Quadraturdecoder ermöglichen. Designer haben die einzigartige Möglichkeit zur individuellen Ausgestaltung des digitalen Systems mithilfe der in PSoC 3 und PSoC 5 verfügbaren, alle Features bietenden, PLD-basierten Universallogik.“
Unterstützt wird diese Embedded-Design-Plattform durch PSoC Creator. Diese Software bietet den Kunden die Auswahl unter Bibliotheken mit getesteten analogen und digitalen Peripheriefunktionen von Cypress, die sich mit intuitiven Assistenten und APIs an die spezifischen Design-Anforderungen des Anwenders anpassen lassen. Alle diese Peripheriefunktionen und APIs sind für die PSoC-3- und PSoC-5-Architektur identisch, so dass eine direkte Migration zwischen 8, 16 und 32 bit nichts im Wege steht. Allerdings räumt Norm Taffe ein, dass es „keinen direkten Migrationspfad von PSoC 1 auf PSoC 3 und 5 gibt“.
Neue Möglichkeiten
Die programmierbare analoge und digitale Peripherie in PSoC 3 und PSoC 5 erschließt neue Möglichkeiten wie etwa Motorregelungen, intelligente Stromversorgungen und Batteriemanagement, Human-Interface-Technologien wie etwa CapSense Touch-Sensing, LCD-Segment-Displays und Grafiksteuerung sowie Audio und Sprachverarbeitung, Kommunikationsprotokolle und vieles mehr. Dieses neue Fähigkeitsprofil weitet das Marktspektrum der PSoC-Produkte auch auf industrielle Anwendungen, Medizintechnik, Automotive-Applikationen, Kommunikationstechnik und Consumer-Equipment.
„Gemeinsam mit der revolutionären PSoC Creator Software werden diese neuen Familien die Art und Weise, wie Embedded-Designer Probleme lösen, verändern“, kommentiert T.J. Rodgers, Präsident und CEO von Cypress. „Die Architekturen PSoC 3 und PSoC 5 verbinden eine skalierbare Plattform mit der Rechenleistung leistungsfähiger Mikrocontroller, der Präzision diskreter Analogbausteine und der Flexibilität von PLDs mit einem leistungsstarken, bedienungsfreundlichen Software-Tool. Diese Kombination bietet den Designern von 8 , 16 und 32-bit-Applikationen erstmals die Flexibilität und den Integrationsgrad echter ‚System-Level‘-Programmierbarkeit.“ Norm Taffe zufolge legt Cypress bei den neuen PSoCs einen besonderen Schwerpunkt auf den Bereich der tragbaren Medizingeräte. Auch bei Sensor- und Mess-Aufgaben prognostiziert Taffe gute Perspektiven: „Wir können Signale bis auf etwa 4 nA genau auflösen.“
Infrastruktur
„Als wir nach geeigneten Rechenkernen suchten fiel unsere Wahl auf 8051 und ARM, weil es dafür das beste Ökosystem gab, also die besten Tools, Debugger, Software, Dokumentationen und Schulungen“, so Norm Taffe. „Mit PSoC 3 und PSoC 5 ist jeder in der Lage, sein eigenes kundenspezifisches IC zu entwickeln – und zwar mit der neuen PSoC Creator Software. Das Arbeiten mit diesem Tool unterscheidet sich sehr vom herkömmlichen Embedded-System-Design… Es ähnelt in vielen Punkten der FPGA-Design-Methode. Wir glauben, dass dies genau die Richtung ist, in die das Embedded-Design sich entwickeln wird.“
Zentralelemente und Peripherie
Neben den Rechenkernen (8051 bzw. Cortex-M3) enthalten die PSoCs auch integrierte hochpräzise Analogfunktionen mit bis zu 20 bit Auflösung sowie Kommunikationsschnittstellen vom Typ CAN, LIN, I2C, I2S, USB Full-Speed, UART und SPI. An jedem Pin lassen sich auch LCD-Segment-Displays mit bis zu 16 Commons bzw. 736 Segmenten und CapSense-Touchsensoren anschließen. Eine 24-kanalige DMA-Funktion (Direct Memory Access) mit gleichzeitiger Zugriffsmöglichkeit für SRAM und CPU ist ebenso vorhanden wie Möglichkeiten für das On-Chip-Debugging/Tracing per JTAG und SWD (Serial Wire Debug).
Analoge Funktionen
Das Analog-Subsystem bietet Delta-Sigma-ADCs mit einer Auflösung bis 20 bit, aber auch Abtastraten bis zu 1 MSamples/s beim 12-bit-SAR-ADC. Die integrierte Referenzspannung arbeitet über den industriellen Temperaturbereich und den Betriebsspannungsbereich mit einer Genauigkeit von ±0,1%. Insgesamt stehen bis zu vier D/A-Wandler mit 8 bis 12 bit Auflösung zur Verfügung. Darüber hinaus lassen sich DSP-ähnliche digitale Filter implementieren.
Anwenderprogrammierbares digitales Subsystem
Ebenfalls integriert ist ein Array mit ‚Universal Digital Blocks‘ (UDBs). Dabei handelt es sich jeweils um digitale Elemente mit einer Kombination aus frei konfigurierbarer Logik (PLD), strukturierter Logik (Datenpfad) und flexiblem Routing zu anderen UDBs, I/Os oder Peripheriefunktionen.
Die PSoC Creator Software verfügt außerdem über eine umfangreiche Bibliothek aus fertig charakterisierten digitalen Komponenten wie beispielsweise 8 , 16 , 24 und 32-bit-Timer, Zähler und PWMs. Diese Software legt auch fest, welche analoge oder digitale Peripheriefunktion an welchen Pin herausgeführt wird, wobei die Auswahl des jeweiligen Pins völlig flexibel erfolgen kann.
Niedriger Stromverbrauch
Im aktiven Modus nehmen die ICs 1,2 mA/MHz (PSoC 3) beziehungsweise 2 mA/MHz (PSoC 5) auf, im Sleep-Modus 1 µA (PSoC 3) beziehungsweise 2 µA (PSoC 5).
Muster und Entwicklungs-Kit verfügbar
Muster der PSoC-3-Bausteine sind jetzt lieferbar; der Beginn der Massenproduktion ist für das erste Quartal 2010 vorgesehen. Die Architektur umfasst sieben Familien, die sich durch ihre Speicherausstattung sowie ihre Digital und Analog-Performance unterscheiden. Hinsichtlich der Gehäuse stehen TQFP-Versionen mit 100 Pins, QFNs mit 48 bzw. 68 Pins sowie SSOPs mit 48 Pins zur Wahl.
PSoC-5-Muster wird es ab dem vierten Quartal geben. Hier wird die volle Produktion im zweiten Halbjahr 2010 aufgenommen. Zur PSoC-5-Architektur gehören vier verschiedene Familien.
Um Ingenieuren beim Start neuer Projekte mit den Architekturen PSoC 3 und PSoC 5 zu helfen, bietet Cypress zwei Design-Kits an: Das PSoC 3 FirstTouch Starter Kit (CY8CKIT-003) soll Designer mit der neuen PSoC-3-Architektur vertraut machen. Es umfasst eine ganze Palette von Sensoren, I/Os, Projekten und Software sowie SWD-Funktionalität (Serial Wire Debugging), einen Beschleunigungsaufnehmer, einen Thermistor, einen Näherungssensor, CapSense-Funktionalität, einen 12-poligen Anschluss für ein Wireless-Modul sowie 28 General-Purpose-I/O-Pins. Das Kit ist umgehend lieferbar.
Das PSoC Development Kit (CY8CKIT-001) unterstützt die gesamte PSoC-Palette mit den Bausteinfamilien PSoC 1, PSoC 3 und PSoC 5. Es enthält das zentrale PSoC Development Board sowie Prozessor-Module für jede Baustein-Architektur. Zum Lieferumfang gehören ferner eine MiniProg3 Debug und Evaluierungseinheit, ein Prototyping-Kabelsatz, ein USB-Kabel, ein 12-V-Netzteil sowie die PSoC Creator und die PSoC Designer Software. Zusätzlich stehen Beispielprojekte zur Verfügung. Das Kit ist ebenfalls sofort lieferbar. (av)
