Bild 1: Das Blockschaltung eines einstufigen HF-Empfängers: Auf Bandpass und LNA folgen das Spiegelfrequenzfilter (BPF) und der Überganz zur Zwischenfrequenz (engl. IF, Intermediate Frequency).

Bild 1: Das Blockschaltung eines einstufigen HF-Empfängers: Auf Bandpass und LNA folgen das Spiegelfrequenzfilter (BPF) und der Überganz zur Zwischenfrequenz (engl. IF, Intermediate Frequency).Linear Technology

Wenn die Abwärtswandlung eines HF-Empfängers als letzte Stufe ein ZF-Abtastsystem oder unterabtastendes System mit Analog-Digital-Converter (ADC) enthält, dann gilt: Je höher die Zwischenfrequenz ZF, desto weniger steil müssen die Spiegelfrequenz-Sperrfilter im HF-Frontend sein. Dieses Wissen hilft, die Kosten, die Ausmaße und die Einfügedämpfung des Filters zu reduzieren. Da damit auch eine kleinere Verstärkung ausreicht, sinken die Kosten und die Verlustleistung weiter. Bild 1 zeigt eine typische HF-Empfängerkette mit ZF-Abtastung.

Empfänger mit relativ hoher ZF haben aber einen Nachteil: die Abtastung des höherfrequenten analogen Eingangssignals erfordert einen schnelleren ADC. Der störungsfreie dynamische Bereich (Spurious Free Dynamic Range, SFDR) des ADCs sinkt aber bei höheren Eingangsfrequenzen. Noch wichtiger ist, dass der Apertur-Jitter und der Takt-Jitter des ADCs beginnen, den erreichbaren Signal-Rauschabstand (Signal-to-Noise Ratio, SNR) zu definieren, während der ADC die schnelleren Eingangssignale abtastet.

Bild 2: Takt-Jitter beim Digitalisieren wirkt such auf schnell ansteigende Signale sehr viel stärker aus als auf langsame Flanken.

Bild 2: Takt-Jitter beim Digitalisieren wirkt such auf schnell ansteigende Signale sehr viel stärker aus als auf langsame Flanken.Linear Technology

Wenn der Takt schwankt

Die Auswirkungen des Takt-Jitters lassen sich gut zeigen, indem man die Amplituden des Spannungsfehlers vergleicht, den ein Takt-Jitter beim Abtasten von zwei ansteigenden Signalen hervorruft: eines der Signale hat im Beispiel eine höhere Anstiegsrate als das andere, ADC und Takt bleiben identisch. Der Takt besitzt während dem Abtasten der Signale dieselbe Menge an Zeit-Jitter (tJ in s-RMS, siehe Bild 2); die Höhe der Unsicherheit, die durch den Takt-Jitter entsteht, ist beim schnelleren Signal aber deutlich größer. Deshalb ist der Takt-Jitter die wichtigste, wenn nicht dominante Fehlerquelle, die das SNR begrenzt, wenn das analoge Eingangssignal einen höheren Frequenzanteil enthält. Somit ist es wichtig, den Jitter des ADC-Takts, als ZF-Abtasttakt (IF Sampling Clock in Bild 1) bezeichnet, so klein wie möglich zu halten.

Auf einen Blick

Erhält ein 325-MHz-ZF-Samplingsystem-Design einem Taktbuffer-Verteilerbaustein, der ein Sinusreferenzsignal in ein Paar differentieller LVPECL-Takte verwandelt, kann sich der Entwickler glücklich schätzen. Denn in dieser Kombination lassen sich der Jitter minimieren und schnelle ADCs betreiben.

Der am ADC-Eingang wirksame Takt-Jitter ist allerdings oft viel größer als angenommen, wenn amplitudenmoduliertes Rauschen des Taktsignals auch dessen Frequenz moduliert. Je mehr die Taktflanken dem idealen Rechtecksignal entsprechen, desto kleiner ist dieser Effekt, häufig sind die Taktflanken aber deutlich flacher und ähneln mehr einem Sinus-Verlauf. Der Takteingang des ADCs arbeitet dann als Begrenzer, er nimmt ein Taktsignal an und quadriert es, indem er Entscheidungen am Nulldurchgang (oder einer anderen Referenz) des Eingangssignals trifft.

Rauschen vermeiden

Wenn es irgendein AM-artiges Rauschen gibt, etwa das thermische Rauschen eines Widerstands oder ein eingekoppeltes Rauschen von der Stromversorgung, dann verändern sich die Nulldurchgänge des eintreffenden Signals uneinheitlich zwischen den aufeinanderfolgenden Flanken. Bei einer Sinuswelle mit geringer Frequenz und/oder geringer Amplitude ist der Effekt wesentlich stärker als bei einem Rechtecksignal, da der Nulldurchgang quasi in Zeitlupe stattfindet.

Damit entsteht Jitter am Ausgang des Begrenzers und die Störung verwandelt sich von AM- in FM-Rauschen. Wenn hingegen das eintreffende Signal sehr schnell durch den Nulldurchgang eilt, was ein LVPECL-Signal (Low-Voltage Positive-referenced Emitter Coupled Logic) wegen seiner schnellen Anstiegs- und Abfallflanken normalerweise tun würde, hat das zum Takt addierte AM-Rauschen keine oder nur eine geringe Chance, sich in FM-Rauschen konvertieren zu lassen.

Differenzielles Taktsignal

Um ihre optimale Leistung zu erzielen, benötigen die meisten modernen ADCs eine differenzielle Treibung ihres Takteingangs. Bei der Weitergabe der Taktsignale gibt es eine relevante Verzögerung, wenn Quelle und Ziel nicht sehr nahe beieinander liegen. Das Betreiben der Taktsignale in differenzieller Form macht sie immun für Einkopplungen und führt, verglichen mit einem unsymmetrischen Routing des Takts, zu einem insgesamt robusteren Design.

Ein phasenverriegeltes System (PLL) generiert typischerweise das LO-Signal (lokaler Oszillator) (Bild 1). Die PLL erfordert einen Referenztakt, um den LO darauf zu verriegeln. Traditionell sind 10 MHz eine übliche Referenzfrequenz. Heute kommen jedoch vermehrt wesentlich höhere Frequenzreferenzen zum Einsatz. Tatsächlich sind 100 MHz und mehr in modernen HF-Designs nicht mehr unüblich.

Frequenzwahl

Generell generieren ein OCXO oder ein TCXO den Referenztakt; beide weisen einen typischerweise sehr geringen Jitter (oder Phasenrauschen) auf. Wenn der Entwickler die Frequenz des PLL-Referenztakts so wählt, dass sie angemessen über der doppelten Bandbreite des empfangenden HF-Kanals liegt (oder der von mehreren Kanälen in einem Empfänger in dem die Digitalisierung von zwei oder mehr benachbarte Kanäle simultan erfolgt), kann er das gleiche Referenzsignal auch zum Takten des ZF-Sampling-ADCs verwenden, wenn er eine saubere Frequenzplanung macht.

Bild 3: Ein Amplitudengang eines ZF-Filters in Bezug auf eine ADC-Abtastrate, die eine Frequenzfaltung vermeidet.

Bild 3: Ein Amplitudengang eines ZF-Filters in Bezug auf eine ADC-Abtastrate, die eine Frequenzfaltung vermeidet.Linear Technology

Idealerweise sollten die Trennschärfe des Durchlassbereichs des ZF-Filters und der Großteil seines Übergangsbereichs in eine einzige Nyquist-Zone des ADCs passen, um Frequenzfaltung zu vermeiden. Dieser Punkt wird mit Hilfe des Amplitudengangs des ZF-Filters verdeutlicht (Bild 3). Die ZF ist so gewählt, dass sie in die siebte Nyquist-Zone des ADCs passt; fS steht für die Abtastrate des ADCs. In diesem Fall würde man den LO (Bild 1) so wählen, dass das heruntergewandelte Signal am Ausgang des Mixers in der Mitte des ZF-Selektivitätsfilters zentriert ist (Bild 3).

Takt verteilen

Bild 4: Das Verteilungsschema des Referenztakts.

Bild 4: Das Verteilungsschema des Referenztakts.Linear Technology

Der Taktbuffer-/Verteilerbaustein (Bild 4) spielt eine wichtige Rolle in dem System, da er eine unsymmetrische Sinuswelle vom OCXO oder TCXO empfängt. Er liefert zwei differenzielle LVPECL-Signale, die sich für das Routing des ADCs und der PLL eignen. Damit sollte nur ein minimaler Jitter zum verteilten Takt entstehen.

Laut Linear Technology ist der LTC6957-1 ein Taktbuffer mit zwei LVPECL-Ausgängen und geringem zusätzlichen Jitter, der sich für die Applikation eignet und bisher bestehende Anforderungen erfüllt. Weitere Ausgangsformate lassen sich durch den Einsatz von unterschiedlichen Versionen des LTC6957 realisieren. Der LTC6957-2 hat LVDS-Ausgänge und der LTC6957-3 sowie der LTC6957-4 besitzen CMOS-Ausgänge.

Implementieren der Schaltung

Bild 5: Die Schaltung des ZF-Abtastsystems mit zwei Demoboards, einem Prüfton mit 315,5 MHz und einem 100-MHz-Referenztakt.

Bild 5: Die Schaltung des ZF-Abtastsystems mit zwei Demoboards, einem Prüfton mit 315,5 MHz und einem 100-MHz-Referenztakt.Linear Technology

Der Jitter zählt zu den limitierenden Faktoren beim Erhöhen der Zwischenfrequenz. Um herauszufinden, welche Leistung sich bei Einsatz eines handelsüblichen ADCs zusammen mit dem Taktverteilerbaustein LTC6957-1 erzielen lässt, hat der Autor zwei Demonstrationsschaltungen modifiziert und angewandt (Bild 5). Der LTC2153-14 ist ein 14-Bit-ADC mit 310 MSample/s Abtastrate, der sich für hohe Analog-Eingangsfrequenzen eignet, was ihn zu einem geeigneten ZF-Abtast-ADC in dieser Applikation macht. Die Demonstrationsschaltung des DC1565A-G 2q4 war entsprechend modifiziert (Bild 5).

Die Demonstrationsschaltung DC1765A-A mit den LTC6957-1 dient zum Zwischenspeichern der Sinuswelle vom Ausgang des 100-MHz-OCXO. Eines der beiden differenziellen LVPECL-Ausgangspaare des LTC1765A-A ist mit den differenziellen Encode-Takteingängen des DC1565A-G verbunden. Das andere Paar könnte als Referenzeingang für den LO dienen, um die PLL zu generieren (Bild 4 und Bild 1).

Bandbreite beachten

Ist ein mit 100 MHz getakteter ADC ausgewählt, liegt die höchste theoretisch erzielbare Bandbreite beim Vermeiden von Aliasing bei 50 MHz. In der siebten Nyquist-Zone (Bild 3) deckt eine ideale 50-MHz-Bandbreite den Frequenzbereich von 300 bis 350 MHz ab. Dies würde ein ideales „Ziegelmauer“-Bandpassfilter mit einer Mittenfrequenz von 325 MHz und einem Durchlassbereich von 50 MHz erfordern, um nur die ZF-Informationen durchzulassen, die sich im Frequenzbereich von 30 bis 350 MHz befinden. Es würde alles andere unterdrücken, was im gewünschten Frequenzband Alias-Effekte hervorrufen oder stören könnte.

Wegen der sehr kleinen aber dennoch bestehenden Übergangszone zwischen dem Durchlassbereich des Filters und den Sperrregionen in einem realen Filter, neben der Toleranz der Mittenfrequenz, wäre in diesem Fall für die ZF-Bandbreite etwa ein Oberflächenwellenfilter mit bis 30 MHz Bandbreite und einer Mittenfrequenz von 325 MHz eine geeignetere Wahl. Oberflächenwellenfilter für diesen Frequenzbereich sind verfügbar.

Die Leistungsparameter

Für einen Test ist ein Prüfton mit 315,5 MHz über einen Bandpassfilter, der den ZF-Selektivitätsfilter und den Abschwächer nachbildet, an den Analogeingang der modifizierten DC1565A-G angelegt. Die Amplitude ist so einzustellen, dass am ADC eine Amplitude von -1 dB (FS) ankommt.

Bild 6: Screenshot der P-Scope-Software, das die FFT und die erzielten Signal-Integritätsparameter des Systems von Bild 3 zeigt.

Bild 6: Screenshot der P-Scope-Software, das die FFT und die erzielten Signal-Integritätsparameter des Systems von Bild 3 zeigt.Linear Technology

Der DC1565A-G ist für den Test via USB mit einem PC verbunden, auf dem die Datenerfassungs-/Regelungssoftware P-Scope zwei entscheidende Parameter analysiert, die die Qualität des Empfängers beeinflussen: SNR und SFDR. Die P-Scope-Software erfasst und analysiert die Daten vom ADC sowohl im Zeit- als auch im Frequenzbereich und stellt relevante Parameter dar. Sie liefert eine 131.072-Punkte-FFT zusammen mit Analysefunktionen, wobei der 315,5-MHz-Prüfton mit -1 dB (FS) die analoge Eingabe des ADCs ist. Ebenfalls sichtbar ist das vom LTC6957-1 gebufferte 100-MHz-LVPECL-Signal des Encode-Takts des ADCs (Bild 6). Die erreichbare SNR liegt über 64 dB und die SFDR liegt bei mehr als 80 dB – das sind sehr gute Werte für eine 325-MHz-ZF-Abtastschaltung.

Weil der Eingang des LTC6957-1 eine 100-MHz-Sinuswelle mit +10 dBm Leistung an 50 Ohm ist, sind seine beiden internen, die Bandbreite begrenzenden, Filter (Filt-A und Filt-B) abgeschaltet. Diese helfen dabei, den zusätzlich eingebrachten Jitter zu begrenzen, wenn am Eingang eine kleine Amplitude und/oder eine Frequenz anliegen. Dies empfiehlt das Datenblatt des LTC6957.

Zusammenfassung

Ein 325-MHz-ZF-Abtastsystem wurde als Teil eines HF-Empfängers aufgebaut und evaluiert. Der Taktbuffer-/Verteilerbaustein LTC6957-1 verteilt einen 100-MHz-Systemreferenztakt im LVPECL-Format, der als Abtasttakt des ADCs und der PLL-Referenz fungiert. Um die Leistung des ZF-Abtastsystems zu messen, betrachtete der Autor die SNR- und SFDR-Werte. Eine SNR von 64 dB und ein SFDR von 80 dB kann dieses System erzielen, was eine relativ hohe ZF-Abtastung ermöglicht, die dabei hilft, die Anforderungen an die Filter zur Unterdrückung von HF-Spiegelfrequenzen zu verringern.