Das Geheimnis der Speedster-FPGAs liegt in den picoPIPEs, die anstelle der Flip-Flops in konventionellen FPGAs zum Einsatz kommen. (Bild: Anchronix)

Das Geheimnis der Speedster-FPGAs liegt in den picoPIPEs, die anstelle der Flip-Flops in konventionellen FPGAs zum Einsatz kommen. (Bild: Anchronix)

Die 2004 gegründete Anchronix Semiconductor Corp. hat ihr erstes Produkt herausgegeben. Die Speedster-Familie sind FPGAs mit einem im Vergleich zu bestehenden FPGAs verdreifachten Durchsatz von 1,5 GHz. Mit dieser Leistung wird ein Marktsegment angepeilt, das sich völlig von den Anwendern von FPGAs der großen Anbieter unterscheidet. Betrachtet wird das Marktsegment der Standardzellen-ASICs (bei geringerer Komplexität) und das der Structured ASICs. Zielapplikationen finden sich in der Telekom (Basisstationen), Netzwerken, DSP-Anwendungen, Test- und Messgeräten usw. bis hin zum schnellen Computing.

Diese Applikationen sind hungrig auf reprogrammierbare Lösungen, da die NRE-Kosten- und Risiken gering sind, beste Eignung für das Prototyping besteht und das TTM schnell ist. Speedster sind SRAM-basierte FPGAs mit Standard-Logikblöcken auf 4-Input-LUTs, die Architektur ist identisch mit herkömmlichen FPGAs und auch deren Tools (Mentor, Synplisity am Frontend) können verwendet werden. Als Back-end Tool kommt Anchronix CAD Enviroment (ACE) zum Einsatz, eine komplette physikalische Implementationsplattform einschließlich Place and Route, Timing und kritische Pfad Analyse usw.

Wie erzielt Speedster den schnellen Durchsatz? Das Geheimnis liegt im Core des FPGA. Er ist umgeben von einem globalen Logicframe, der sich nicht von bekannten FPGAs unterscheidet. Das FPGA erscheint nach außen hin wie jedes FPGA. Der Core enthält die picoPIPE Technologie (Bild), die wie ein herkömmliches FPGA Datentoken enthält. Es kommen aber keine getakteten Pipelinestufen mit Flip-Flops zum Einsatz sondern eine Pipelinearchitektur mit Empfängern und Sendern. Jeder Datentoken verwendet da zwei Signale anstelle einem und die Datenvalidation (eine mit einem Takt vergleichbare Funktion) vom Empfänger zurück zum Sender ersetzt den Takt.

Gegenüber herkömmlichen Lösungen, bei denen immer nur ein Datenwert zwischen den Flip-Flops unterwegs ist, können bei picoPIPE Mehrfachdatenwerte unterwegs sein, die schließlich zu dem schnellen Durchsatz bis 1,5 GHz führen. Ein ausführliches Whitepaper zu den picoPIPEs kann über infoDIRECT heruntergeladen werden. Der erste Baustein de Speedster-Familie ist der SPD60 mit 47000 LUTs und 3,4 Mio. Pipeline Elementen sowie 144 RAM Blöcken mit je 18 Kbit usw. Sehr schnell sind die verwendeten SERDES mit 10,3 GHz. Damit spricht man vor allem Telekom- und Testanwendungen an (sb)