Bei der Entwicklung von Stratix II hat Altera auch die Basis-Logik-Architektur überdacht und kam zu dem Ergebnis, dass eine nahezu 15 Jahre alte Architektur mit 4-Input-LUTs (Look-Up-Tables) für hochkomplexe Designs bestimmte Performance- und Kosteneinschränkungen mit sich bringt.


Vor diesem Hintergrund entwickelte das Unternehmen eine komplett neue Logikstruktur mit so genannten Adaptiven Logik-Modulen (ALMs). Die ALM-Struktur ermöglicht es, dass Logik von benachbarten Funktionen gemeinsam genutzt werden kann, so dass eine gegebene Funktion in ALMs effizienter und mit höherer Geschwindigkeit implementiert werden kann als mit anderen komplexen FPGA-Architekturen.


Mit bis zu acht Eingängen an einem kombinatorischen logik-Block kann ein ALM bis zu zwei unabhängige Funktionen implementieren, die jeweils unterschiedliche Breiten aufweisen. So lässt sich jede beliebige Funktion mit bis zu sechs Eingängen sowie bestimmte Funktionen mit sieben Eingängen realisieren.


Sehr interessant ist es für den Entwickler, die Eingangspins mehrfach zu nutzen, so dass beispielsweise die logische Eingangspins 5 und 6 intern sowohl an das Logikelement A als auch an das interne Logikelement B geroutet wird. Auf diese Art und Weise lassen sich beispielsweise mit acht Eingängen zwei Logikelemente mit jeweils fünf Eingängen realisieren (Grafik).


Gegenüber den Vorgänger-FPGAs hat Altera die Komplexität mehr als verdoppelt und die Geschwindigkeit um über 50% gesteigert, während sich der Speicher auf 9 Mbit vergrößerte. Gleichzeitig hat sich die DSP-Bandbreite mit bis zu 384 Multiplizierern (18 bit x 18 bit) je Baustein mehr als vervierfacht, so dass die Bausteine eine Bandbreite von 370 MHz für die parallele Datenverarbeitung erreichen.


Mit ihren Serdes- und DPA -Schaltungen (Dynamic Phase Alignment) ermöglichen die Stratix-II-FPGAs I/O-Datenraten von 1 Gbit/s für quellensynchrone Übertragungen ohne zusätzliche Logik-Ressourcen. Stratix-II-FPGAs verfügen aber auch über neue Funktionalitäten wie eine nichtflüchtige 128-bit-Verschlüsselungstechnologie auf Basis des AES-Algorithmus.


Diese Verschlüsselungs-Technologie stellt sicher, dass kundenspezifische IP, die in ein Stratix-II-FPGA implementiert wird, geschützt ist. Mehr zum Thema „sichere programmierbare Logik“ erfahren Sie in der nächsten Ausgabe der elektronik industrie.