Netzteile für LCD-Fernseher, LED-Beleuchtungen, Notebooks und Tablets sowie für den Einsatz in der Medizintechnik sollten möglichst geringe elektromagnetische Störungen erzeugen. Resonanzschaltkreise, die sich zum Beispiel in LLC-Wandlern mit Nullspannungsschalter befinden, haben sich für die genannten Anwendungen bewährt, da sie von Grund auf nur geringe elektromagnetische Störungen produzieren. Das primärseitige Schalten in einem LLC-Kreis (Bild 1) erfolgt oft mithilfe von Superjunction-Transistoren, die kompakte und energieeffiziente Stromversorgungen ermöglichen.

Bild 1: Primärseitige Superjunction-Transistoren ermöglichen in Stromversorgungen mit LLC-Resonanzschaltkreisen einen höheren Wirkungsgrad.

Bild 1: Primärseitige Superjunction-Transistoren ermöglichen in Stromversorgungen mit LLC-Resonanzschaltkreisen einen höheren Wirkungsgrad. Toshiba Electronics Europe

Superjunction-MOSFETs senken die Verlustleistung

Gegenüber herkömmlichen planaren Silizium-MOSFETs lässt sich mit Superjunction-MOSFETs eine geringere Verlustleistung in Bezug auf die Chipabmessungen erzielen. Da ihr Aufbau auch eine niedrige Gate-Ladung und Kapazität mit sich bringt, weisen Superjunction-MOSFETs zudem geringere Schaltverluste als herkömmliche Silizium-Transistoren auf.

Bild 2a: Multi-Epitaxie-Superjunction-MOSFET.

Bild 2a: Multi-Epitaxie-Superjunction-MOSFET. Toshiba Electronics Europe

Bild 2b: Single-Epitaxie-MOSFET.

Bild 2b: Single-Epitaxie-MOSFET. Toshiba Electronics Europe

Bild 2a zeigt den Aufbau von Superjunction-Bausteinen zur Herstellung im traditionellen Multi-Epitaxieverfahren. Die hohe Dotierung der n-Region sorgt für einen geringeren Durchlasswiderstand als bei herkömmlichen Planar-Transistoren. Die p-Regionen links und rechts des n-Kanals sind so aufgebaut, dass die MOSFETs die gewünschte Durchbruchspannung erreichen.

Eckdaten

Entwickler von Stromversorgungen müssen Geräte realisieren, die einen hohen Wirkungsgrad bieten, zuverlässig arbeiten und wenig Platz benötigen. Erreichen lassen sich diese Ziele mit Superjunction-MOSFETs, die einen niedrigen Durchlasswiderstand sowie hohe Sperrspannungen aufweisen und nur geringe elektromagnetische Störungen produzieren. Auch Dioden in SiC-Technologie, die geringe Leckströme sowie eine hohe Temperaturstabilität bieten, lassen sich zur Entwicklung von energiesparenden Netzteilen nutzen.

Zur Herstellung der n- und p-dotierten MOSFET-Bereiche dienen Multi-Epitaxieprozesse, die sich jedoch ungünstig auf die Abmessungen der Bausteine auswirken. Multi-Epitaxieverfahren beschränken zudem Weiterentwicklungen des n-Kanals zur Verringerung des Durchlasswiderstands.

27 % kleinere Chipfläche

Fertigungsprozesse wie Deep-Trench-Filling, die eine Single-Epitaxie-Fertigung ermöglichen, bieten Entwicklern nun die Freiheit, das Seitenverhältnis der n- und p-Kanäle zu verbessern und so den Durchlasswiderstand sowie die Abmessungen der MOSFETs zu verringern. Bild 2b zeigt den Querschnitt von DTMOS-Bausteinen (DTMOS IV) der vierten Generation, die Toshiba im Single-Epitaxie-Verfahren herstellt. Die Bauteile weisen eine um 27 % kleinere Chipfläche sowie einen um 30 % geringeren Durchlasswiderstand in Bezug auf ihre Fläche auf. Die fünfte Generation – DTMOS V – basiert zusätzlich auf einem Deep-Trench-Prozess, der weitere Verbesserungen auf Zellstrukturebene ermöglicht.

Bild 3: Single-Epitaxie-Verfahren sorgen für einen flacheren Verlauf des Durchlasswiderstands über die Temperatur. Der TK12A60W basiert auf DTMOS-IV-, der TK290A60Y auf DTMOS-V-Technologie.

Bild 3: Single-Epitaxie-Verfahren sorgen für einen flacheren Verlauf des Durchlasswiderstands über die Temperatur. Der TK12A60W basiert auf DTMOS-IV-, der TK290A60Y auf DTMOS-V-Technologie. Toshiba Electronics Europe

Der Single-Epitaxie-Prozess sorgt bei Superjunction-MOSFETs auch für eine stabilere Funktion bei Temperaturänderungen. Letztlich trägt die Technologie dazu bei, ein Absinken des Wirkungsgrads von Leistungswandlern während des Betriebs bei höheren Temperaturen zu verhindern. Aus Bild 3 ist ersichtlich, wie sich die temperaturbedingte Änderung des normalisierten Durchlasswiderstands bei Bausteinen auf Basis der DTMOS- IV- beziehungsweise DTMOS-V-Technologie verringert, was den Durchlasswiderstand bei 150 °C um 12 % verringert.

Bild 4: Verbessertes Rauschverhalten bei DTMOS-Bausteinen der fünften Generation der Superjunction-Technologie.

Bild 4: Verbessertes Rauschverhalten bei DTMOS-Bausteinen der fünften Generation der Superjunction-Technologie. Toshiba Electronics Europe

DTMOS-FETs der fünften Generation

Mit DTMOS-V-Bausteinen stehen Superjunction-MOSFETs zur Verfügung, die in Leistungswandlern geringere Störungen als bisher verursachen. DTMOS-V-FETs bieten zudem ein ausgewogenes Verhältnis aus geringen Störungen und Schaltverhalten. Dafür sorgt ein modifizierter Gate-Aufbau, was zu einer größeren Millerkapazität zwischen Gate und Drain (CRSS oder CGD) führt.

Die Störaussendung ist vergleichbar zu anderen Bausteinen mit geringen elektromagnetischen Störungen, während der Durchlasswiderstand aufgrund der Superjunction-Technologie geringer ausfällt. Bild 4 veranschaulicht den Störpegel von n-Kanal-Bausteinen (0,38 mΩ, 600 V) der vierten und fünften Generation, die in einem Leistungsfaktorkorrektur-Schaltkreis (PFC) eines TV-Netzteils zum Einsatz kommen und dabei weniger Störungen bewirken.

Gleichrichterdioden in SiC-Technologie

Deep-Trench-Superjunction-Leistungsschalter arbeiten mit Superjunction-MOSFETs zusammen und bieten einen hohen Wirkungsgrad sowie eine hohe Stromdichte. Siliziumkarbid-Dioden (SiC) der neusten Generation bieten gegenüber Standarddioden einen höheren Wirkungsgrad und bei höherer Stromdichte sowie höhere Nennströme und ein besseres Preis-/Leistungs-Verhältnis.

Siliziumkarbid (SiC) sorgt bei SiC-Schottky-Barrier-Dioden (SBDs) für ein schnelles und temperaturstabiles Reverse-Recovery-Verhalten, vergleichbar mit herkömmlichen Silizium-SBDs. Dies sorgt für ein energieeffizientes Abschalten, ohne dass dabei der relativ hohe und temperaturabhängige Leckstrom herkömmlicher SBDs auftritt, der zu thermischer Instabilität führen kann, sofern kein Sperrspannungs-Derating erfolgt.

Bild 5: Mit SiC-Dioden und schnellen Superjunction-MOSFETs lässt sich der Wirkungsgrad von PFC-Schaltkreisen verbessern.

Bild 5: Mit SiC-Dioden und schnellen Superjunction-MOSFETs lässt sich der Wirkungsgrad von PFC-Schaltkreisen verbessern. Toshiba Electronics Europe

Der große Bandabstand (Bandgap) bei Siliziumkarbid ermöglicht eine höhere Nennspannung in Bezug auf die Chipabmessungen. Damit lassen sich Bausteine mit 650 und 1200 V im Standard-SMD- sowie in herkömmlichen bedrahteten Gehäusen unterbringen. SiC-Dioden eignen sich aufgrund dieser Eigenschaften für Anwendungen wie die Schaltungen zur Leistungsfaktorkorrektur (PFC), wenn sie zusammen mit schnellen Superjunction-MOSFETs, zum Beispiel ein DTMOS-IV-X-Baustein, zum Einsatz kommen (Bild 5).

Den Aufbau einer SiC-Schottky-Barrier-Diode (SBD) im Vergleich zu einer Standard-Silizium-SBD zeigen die Bilder 6a und Bild 6b.

Dioden für raue Umgebungsbedingungen

Zu den wichtigsten Errungenschaften bei der neuen Generation von 650-V-SiC-SBDs zählen die höhere Leistungsfähigkeit in Bezug auf den Preis sowie die höhere maximale Stoßstrombelastbarkeit. Damit stehen Dioden zur Verfügung, die sich für den Betrieb in rauen Umgebungen eignen.

Bild 6a: Aufbau einer Standard-Silizium-Schottky-Barrier-Diode (SBD).

Bild 6a: Aufbau einer Standard-Silizium-Schottky-Barrier-Diode (SBD). Toshiba Electronics Europe

Bei LSI-Halbleiterbausteinen wirkt sich die Chipgröße entscheidend auf die Kosten aus – auch bei Leistungshalbleitern. Bei der Entwicklung der zweiten Generation von SiC-SBDs konzentrierten sich die Ingenieure darauf, die Bauhöhe der Chips zu verkleinern. Diese ließ sich um zwei Drittel verringern, was zu Kosteneinsparungen führt. Zugleich steigerten sie die Stromdichte um einen Faktor bis 1,5.

Bild 6b: Aufbau einer Schottky-Barrier-Diode in SiC-Technologie.

Bild 6b: Aufbau einer Schottky-Barrier-Diode in SiC-Technologie. Toshiba Electronics Europe

Um die Stoßstrombelastbarkeit zu erhöhen und somit geeignete Bausteine für schaltende Leistungswandler zu erhalten, veränderten die Entwickler den Aufbau der ersten Generation so, dass sie die Modulation der Leitfähigkeit minimieren konnten (gemessen mithilfe der Dioden-Durchlassspannung UF). Damit ergibt sich ein höherer Stoßstromgrenzwert IFSM. Bild 7 zeigt, wie dies durch einen verbesserten p+-Bereich umgesetzt wurde.

Änderungen im Aufbau der Diode haben die Beziehung zwischen Stromdichte und UF verschoben und die Spannung, bei der die Leitfähigkeitsmodulation auftritt, erhöht (Bild 8). Der Baustein hat somit einen höheren Diodenstoßstrom IFSM (Forward Surge Maximum). Dioden der zweiten Generation erlauben einen IFSM, der über dem Diodenstoßstrom für die erste Generation liegt.

Bild 8: Die Leitfähigkeitsmodulation beginnt bei Bausteinen der zweiten Generation nun bei einer höheren Vorwärtsspannung UF.

Bild 8: Die Leitfähigkeitsmodulation beginnt bei Bausteinen der zweiten Generation nun bei einer höheren Vorwärtsspannung UF. Toshiba Electronics Europe