Sturmwarnung für ASICs

Die neue Cyclone-Familie wurde für hochvolumige Anwendungen entwickelt, in denen bisher vorwiegend Standardprodukte oder ASICs genutzt wurden. Damit werden die Vorteile der programmierbaren
Logik einem noch breiteren Markt zugänglich.

In einem unsicheren Wirtschaftsumfeld sind flexible digitale Logikprodukte gefordert, die die Time-to-Market verkürzen, während sie dem Anwender gleichzeitig ein Mittel mit geringem Risiko an die Hand geben, sich mit seinen Produkten vom Mitbewerb zu differenzieren. Obwohl FPGAs als ideale Lösungen für diese Probleme erscheinen, wurden sie historisch betrachtet bislang meist als effektive Lösungen in Hochleistungsapplikationen mit hoher Bandbreite eingesetzt.
Autoren: Mark Lee, Robert Blake und
Martin S. Won, Altera Corporation
Die Cyclone-FPGA-Familie positioniert nun erstmals FPGAs als echte Alternative zu ASICs auch bei hohen Volumen, und zwar aus zwei Gründen: Zum einen sind die Cyclone-Bausteine preislich fast mit ASICs zu vergleichen. Zum anderen sind die Bausteine mit einem optimierten Funktionssatz und reichlichen Onchip-Ressourcen ausgestattet, die alle auf hochvolumige Applikationen ausgerichtet sind, wodurch mit den Cyclone-Bausteinen System-on-a-programmable-Chips (SOPCs) für neue Applikationen zur Verfügung stehen, die bislang noch von keinem anderen Low-Cost-FPGA abgedeckt wurden.
Hohe Kosten und
lange Entwicklungszyklen
Entwickler von hochvolumigen Systemen mit niedrigem durchschnittlichen Verkaufspreis haben traditionell bislang ASICs den FPGAs vorgezogen, und das obwohl die FPGAs klare Vorteile in Bezug auf das Time-to-Market und die Flexibilität besitzen. Oft werden lieber Vorleistungen wie NRE-Kosten bezahlt, die eine ASIC-Entwicklung mit sich bringen, als relativ hohe Stückpreise eines FPGAs. Die FPGAs waren bisher so viel teurer, dass die Entwickler sogar lieber das Risiko mehrerer Design-Respins akzeptiert haben, welche möglicherweise die Produktvollendung verzögern und schlussendlich sogar die Markteinführung gefährden. Aber die ökonomischen Veränderungen auf der ASIC-Seite, kombiniert mit den entscheidenden Verbesserungen auf der Seite der programmierbaren Logik, haben nun das Blatt gewendet. Mit Cyclone stehen jetzt Low-cost-FPGAs zur Verfügung, die preislich mit ASICs konkurrieren können, aber keine NRE-Kosten mit sich bringen.
Cyclone-Architektur
Die Cyclone-Architektur ist die erste FPGA-Architektur, die bereits bei der Entwicklung auf geringe Kosten getrimmt wurde und einen Großteil der möglichen Applikationen adressiert. Sie wurde für Designer entwickelt, die die Wiederprogrammierbarkeit von FPGAs zu den Kosten von ASICs haben wollen. Cyclone-Bausteine sind mit Logik-Ressourcen und Funktionen ausgestattet, die bislang noch kein Low-Cost-FPGA vorweisen konnte. Die FPGAs besitzen einen zielgerichteten Funktionssatz, der die Integration vieler komplexer Funktionen auf Systemebene erleichtert. Mit den Cyclone-Bausteinen werden Low-Cost-FPGAs nicht mehr nur periphere Funktionen übernehmen oder als Glue-Logik fungieren, sondern auch kritische Systemfunktionen ausführen können, wie z.B. Farbraumkonvertierung und Display-Processing in Video-Display- und Projektorsystemen. Die Cyclone-Familie umfasst vier Mitglieder, wobei die Versionen EP1C20 (20.060 Logikelemente, 288 K Embedded Speicher-Bits) und EP1C6 (5.980 LE, 90 K) bereits ausgeliefert werden. Dazu kommen EP1C12 (12.060 LE, 234 K) sowie EP1C3 (2.910 LE, 60 K).
Der Embedded-Speicher in den Cyclone-Bausteinen besteht aus einer Vielzahl von 4.608-Bit-großen Speicherblöcken, was einen schnellen Zugriff auf lokale Datenspeicherressourcen ermöglicht. Jeder Speicherblock unterstützt diverse Konfigurationen, einschließlich True-Dual-Port- und Single-Port-RAM, ROM und FIFO-Buffer. Um die Flexibilität weiter zu erhöhen, kann jeder Eingangs- und Ausgangsport in verschiedenen Breiten konfiguriert werden und unabhängige Taktraten unterstützen. Außerdem sind zusätzliche Paritätsbits für eine Fehlerkontrolle vorgesehen.
Die Cyclone-Bausteine sind dank einer dedizierten Schnittstelle für eine Kommunikation mit DDR-SDRAMs und FCRAMs ausgelegt. Dieses Interface ermöglicht eine schnelle und zuverlässige Datenübertragung mit einer Geschwindigkeit von bis zu 266 MBit/s. Da FPGAs für kritischere Systemfunktionen genutzt werden, wird es immer wichtiger, dass sie die Daten schnell mit externen Speicherbausteinen austauschen können. Das gilt besonders für die Kommunikation mit DDR-SDRAMs, von denen man erwartet, dass sie innerhalb der nächsten zwei Jahre kostengünstiger als SDR-SDRAMs (Single-Data-Rate) werden.
DDR-SDRAMs waren bereits in Low-Cost-Anwendungen zu finden, mittlerweile werden sie aber in einem weitaus größeren Anwendungsbereich eingesetzt, angefangen bei Networking- und Kommunikationssystemen, bis hin zu Settop-Boxen und Home-Entertainment-Equipment, also alles Systeme, die kostengünstige Speichermodule mit moderater Leistung benötigen. FCRAM-Speicher, die auf der gleichen Basisarchitektur wie SRAMs aufsetzen, gewinnen wiederum zunehmend an Popularität, sie liefern eine vergleichbare Leistung mit SRAMs, nehmen aber weniger Leistung auf.
Cyclone-Bausteine unterstützen auch Single-Ended-I/O-Standards für grundlegende Datenübertragungsaufgaben, einschließlich der I/O-Standards LVTTL, LVCMOS, PCI, SSTL-2 und SSTL-3. Für eine robustere Datenübertragung in einer Umgebung mit hohen Störeinflüssen unterstützen die Cyclone-FPGAs auch den LVDS-Standard (Low Voltage Differential Signaling) bis zu einer Datenübertragungsrate von 311 MBit/s. LVDS ist ein differenzieller I/O-Standard, der einen größeren Schutz gegen elektromagnetischen Störstrahlungen bietet und höhere Datenübertragungsraten erlaubt.
Cyclone-Bausteine sind mit acht globalen Taktnetzen mit geringem Skew ausgestattet, die über den ganzen Chip verteilt sind und über vier dedizierte Eingangs-Taktpins angesprochen werden. Für ein vollständiges System-Clock-Management können die PLLs (jede mit drei Output-Taps) auf den Cyclone-Bausteinen Frequenzsynthese- und Phase-Shifting-Aufgaben übernehmen, sowohl on- als auch off-Chip. Darüber hinaus bieten die PLLs eine verbesserte Skew-Resolution, wodurch sich der Entwicklungsprozess für die Leiterplatten vereinfachen und die Produktionsschwierigkeiten des Endproduktes verringern lässt.
FPGA-Systeme mit
Embedded-Prozessor
Besonders überzeugen können die Cyclone-Bausteine in Prozessor-basierenden Anwendungen und zwar mit dem Nios Embedded Prozessor. Der Nios-Prozessorkern ist der in der FPGA-Industrie am meisten genutzt Soft-Prozessorkern. Er ist ein General-Purpose-RISC-Prozessor, der mit Anwender-Logik kombiniert und auf jedem Cyclone-Baustein implementiert werden kann. Der Nios-Prozessor ist mit einem 16-Bit-Befehlssatz und einem vom Anwender wählbaren 16 oder 32 Bit breiten Datenpfad ausgestattet und er lässt sich somit für ein breites Anwendungsspektrum konfigurieren. Mit Hilfe des simultanen Multi-Master Avalon-Bus können Anwender des Nios-Prozessors ihren Datenfluss im System optimieren. Außerdem können sie mit Hilfe eigener Instruktionen ihre Datenverarbeitungsmöglichkeiten erweitern. Damit läßt sich leicht die Systemleistung vergrößern, ohne dass ein höherer Arbeitstakt (fMAX) notwendig ist. Dank der Skalierbarkeit des Nios-Prozessors lassen sich für Multi-Prozessor-Anwendungen in einem einzigen Cyclone-Baustein mehrere Prozessoren implementieren. Systemverbesserungen können einfach über eine Neuprogrammierung des Cyclone-FPGAs realisiert werden, ohne zusätzliche Kosten oder Entwicklungszeit. Damit werden die Bausteine nicht obsolet und sie können weit länger genutzt werden als die meisten Off-the-Shelf-Mikroprozessoren und ?Controller.
Betrachten wir einen 32-Bit-Nios-Prozessor mit folgenden Peripherieeinheiten: einen UART mit fester Baud-Rate, ein serielles Peripherie-Interface (SPI), eine Ethernet-Schnittstelle, eine Multiplikations-Einheit und 32 Kbit an On-Chip-RAM. Für diesen gut ausgestatteten Prozessor sind rund 1.500 Logikelemente (LEs) notwendig, was rund 50 Prozent der Logikressourcen entspricht, die der kleinste Cyclone-Baustein, der EP1C3, besitzt. In hohen Stückzahlen kostet der EP1C3 ca. 4 Dollar, das bedeutet, dass die effektiven Kosten für den Prozessor unter 2 Dollar liegen.
Kompletter Design-Ansatz
Mit den Cyclone-Bausteinen stehen nicht nur eine preiswerte FPGA-Familie sondern alle Komponenten für ein komplettes SoC-Design zur Verfügung. So wird die Web-Edition der Design-Software Quartus II kostenlos angeboten. Innerhalb der Software-Umgebung aus der Web-Edition können Entwickler ein Cyclone-Design vom Konzept bis zur Konfiguration durchführen. Dem Anwender stehen Tools für einen schematischen und Text-basierenden Design-Entry, für die HDL-Synthese, das Place-and-Route, die Verifikation und Programmierung zur Verfügung. Die Quartus II Software unterstützt ebenfalls die Cyclone-Bausteine. Die Software wartet mit zusätzlichen Funktionen auf, wie beispielsweise der Block-basierenden Design-Methode LogicLock und Hardware-Verifikations-Tools. Der SOPC-Builder rationalisiert den Integrationsprozess von großen IP-Blöcken und beschleunigt die Entwicklung komplexer SOPC-Designs. Entwickler können mit Hilfe dieses Tools System-Level-Komponenten schnell kombinieren, einschließlich dem Nios-Embedded-Prozessor, Speicher, Peripherieeinheiten und vom Anwender selbst entwickelte IP-Blöcke, wodurch sie ihre eigenen kundenspezifischen SOPC-Lösungen erzeugen können. Für jeden Nios-Prozessor im System erzeugt der SOPC-Builder automatisch kundenspezifische Software-Entwicklungsumgebungen.
Mit Cyclone-FPGAs lässt sich z.B. ein kompletter Telematik/Entertainment-Controller implementieren. Die Entertainment-Einheit bietet dabei Zugriff auf den CD-Spieler im Auto, wo MP3-Musik abgespielt werden kann. Auch die Navigationsdaten für das GPS-System können hier gespeichert werden. MP3-Musikfiles werden zum Abspielen an das Audio-System gesandt. Die Interface-Einheit ermöglicht den Zugriff auf alle Fahrer- und Entertainment-Informationen. Das USB- oder Ethernet (bzw. Bluetooth)-Interface kann für das Anschließen von portablen Geräten wie Laptop oder PDA genutzt werden. DVD-Spieler werden via USB bzw. Firewire angeschlossen. Das CAN- und das SPI-Interface können für nichtkritische Steuerungsaufgaben eingesetzt werden, während die MOST(Media Oriented System Transport)/Firewire-Schnittstelle für den Anschluss des Onboard-CD/DVD-Spielers an andere Multimedia-Geräte im Kraftfahrzeug genutzt werden kann. Fazit: Cyclone-Bausteinen eröffnen neue Anwendungen und schaffen Produktvorteile in kostengetriebenen Märkten.

Altera
Tel. (0049-89) 32 18 25-0
info@altera.com
http://www.altera.com