Termin: 22.11.2017 09:00 Uhr - 23.11.2017 16:00 Uhr
Stadt: Regensburg
Veranstaltungsort: Atrium im Park Hotel
Veranstaltungsadresse: Haus der Technik e.V.

Das Ziel dieses Seminars ist es, Kenntnisse über die Grundlagen eines EMV-gerechten Leiterplattendesigns zu vermitteln. Durch praxisnahe Beispiele erhält der Teilnehmer Einblick in eine strukturierte Vorgehensweise bei der Designerstellung, die neben der Stromlaufplanerstellung das EMV-Verhalten aktiver und passiver Bauelemente beinhaltet, als auch die Möglichkeiten einer simulationsunterstützten EMV-Analyse aufzeigt. Um ein tiefergehendes Verständnis zu vermitteln werden als Themenschwerpunkte sowohl die Emission und Störfestigkeit von integrierten Schaltkreisen als auch das EMV-Verhalten von Schaltnetzteilen behandelt. Als weiterer Seminarbeitrag wird das Thema High-Speed-Leiterplatten-Design anschaulich vorgestellt, dass mit einer Live-Simulation der Signalen Integrität den Abschluss der Veranstaltung darstellt.