Termin: 30.03.2009 22:00 Uhr
Stadt: FRAMOS Office Pullach: Zugspitzstr. 5 – Haus C, 82049 Pullach b. München , Deutschland
Veranstaltungsadresse: Framos GmbH

Wegen der großen Nachfrage dieser sehr begeehrten Schulung , hat sich Framos in Kooperation mit der Firma Helion dazu entschlossen, eine weitere Schulung am 15. und 16. Juli zum Thema „Onboard Bildoptimierung“ zu veranstalten und möchte Sie hiermit gerne zur Teilnahme an diesem Training einladen.

Diese Schulung richtet sich speziell an Ingenieure, Programmierer und Entwickler, die vor der Herausforderung stehen ein embedded CMOS Kamerasystem zu entwickeln oder zu programmieren. Die Teilnehmerzahl ist deshalb limitiert, um einen möglichst hohen Lerneffekt zu erzielen.

Die stetig ansteigende Zahl an unterschiedlichen CMOS Bildsensoren, FPGAs und DSPs sollten nicht darüber hinweg täuschen, dass die notwendigen Bildverarbeitungsfunktionen bei der Entwicklung und Programmierung von Kamerassystemen nahezu identisch sind.

Die grundlegende Kenntnis dieser Funktionen gehört zum Standardrüstzeug eines professionellen Kameraentwicklers und sollen Ihnen in diesem exklusiven Training in einer kleinen Gruppe von maximal 7 Teilnehmern vermittelt werden.

Kursinhalte

1. Prinzipieller funktionaler Aufbau der CMOS Bildsensoren

·Unterschiede der verschiedenen Sensorarchitekturen

·Methoden zur Dynamikerweiterung (HDR bzw. WDR) Thomson

·Eine Sensorfamilie im Detail: MT9V022/MT9V023/MT9V024 und MT9V032/MT9V033/MT9V034

2. Funktionsblöcke zur Realisierung einer Sensoransteuerung mit einer „klassischen“ Colorpipeline

·Welche Blöcke sind sinnvoll (AE, AWB, CCM, Gamma, Debayer, LC, BLC, etc.)?

·Welche Rahmenbedingungen müssen vom Sensor, welche von den Rohdaten erfüllt sein?

· Erforderliche Rechenleistungen

3. Besonderheiten der Hardwarearchitekturen mit denen sich Sensoransteuerungen und Colorpipelines realisieren lassen (teilweise mit Vorführung der Applikation)

·DSP (z.B. Blackfin von Analog Devices) FPGA (z.B. XP2 und ECP2M von Lattice)

·DSP oder/und FPGA?

· Colorpipeline und Softcpu im FPGA (z.B. MICO32 von Lattice) sinnvoll?

Schulungsziel Detailiertes Hintergrundwissen über die internen Prozesse von CMOS Bildsensoren, FPGAs und DSPs. Kosten1450,00 Euro (zzgl. MwSt.) pro Person, inkl. Tagungsgetränke, Mittagessen und Schulungsunterlagen.

Termin und Ort15. und 16. Juli 2009, 09:00 – 17:00 UhrFRAMOS Office Pullach: Zugspitzstr. 5 – Haus C, 82049 Pullach b. München Da die Anzahl der Plätze auf 7 Teilnehmer limitiert ist, bitten wir Sie, sich bei Interesse so schnell wie möglich, spätestens aber bis Dienstag, den 14. Juli 2009 verbindlich für das Seminar anzumelden.