20713.jpg

PLS

Die LPC4300-Serie kombiniert einen ARM Cortex-M4 mit einem Cortex-M0 zu einer asymmetrische Dual-Core-DSC-Architektur. Beide Prozessorkerne arbeiten jeweils mit eigener Taktversorgung und eigenem Power-Management, die Kommunikation allerdings erfolgt über einen gemeinsamen Speicher.
Gemeinsam genutzt wird auch die JTAG/SWD-Schnittstelle, über die das Debuggen auf beiden Cores möglich ist. Dies erfordert vom Debugger eine intelligente Verwaltung der On-Chip-Ressourcen. So lassen sich beispielsweise Code-Breakpoints und Watchpoints direkt im Programm- bzw. Watch-Window des entsprechenden Cortex-M setzen.
Darüber hinaus werden auch Coresight-Diagnose-Technologien wie Serial Wire Viewer (SWV), Instrumentation Trace Macrocell (ITM) und Data Watchpoint and Trace (DWT) umfassend unterstützt.