CPLD

Hier finden Sie aktuelle News, Produktberichte, Fachartikel und Hintergrundberichte zum Thema "CPLD".
save-power-and-cost-fig3.png

Aktive Bauelemente-Strom und Kosten sparen

CPLD statt Mikrocontroller und/oder FPGA

16.11.2015Die Architektur der CPLDs hat sich in den letzten Jahren erheblich verändert und erweitert, sodass die Grenzen zwischen CPLDs und FPGAs zunehmend verschwinden. Damit werden die in Bezug auf ihre Systemfunktionalität relativ preisgünstigen CPLDs zunehmend zu Konkurrenten der Mikrocontroller. mehr...

Analog + Mixed Signal-Halbleiter-Spezialitäten aus dem Silicon Valley

Neues aus USA

16.12.2009Kalifornien und das Silicon Valley sehen viele in der Krise. Aber es kommt zurück und die Titelstory der Oktoberausgabe von Time beschreibt den Sonnenstaat als den am meisten dynamischen Platz auf der Erde. Die Halbleiterindustrie hat einen großen Anteil daran und die Redaktion der elektronik industrie hat einige Firmen besucht, um sich davon zu überzeugen. mehr...

Programmierbare Logik-Power-Supply-Cycling in CPLD-Designs

Viel Performance, wenig Power

16.02.2009Der so genannte Duty-Cycle-Approach (Ein-/Ausschaltverhältnis-Ansatz) zur senkung der Verlustleistungsaufnahme beruht auf der Tatsache, dass während eines großen Teils der Betriebszeit eines Geräts of nur eine geringe Rechenleistung von dem CPLD benötigt wird. Dieser Beitrag von Lattice beschreibt das Power-Supply-Cycling in CPLD-Designs. mehr...

Programmierbare Logik-MAX und MAX II als Alternative zu diskreten Chips

Applikation : LED-Treiber im CPLD implementieren

24.05.2006Einzelne oder mehrere LED-Treiber lassen sich in CPLDs der Typen MAX II, MAX 7000B, MAX 7000A, MAX 3000A und MAX 7000S von Altera direkt implementieren. Was dabei zu beachten ist, erfahren Sie auf neun Seiten in englischer Sprache unter diesem Link. Da in diesen programmierbaren Logik-Bausteinen auch die entsprechende Anwender-Logik programmierbar ist, können Entwickler beim Einsatz dieser von EBV lieferbaren Chips viel Platz auf der Leiterplatte einsparen und die Gesamtkosten verringern. mehr...

Programmierbare Logik-Aufbau eines Kartenlesers mit CPLD

Applikation: CoolRunner CPLD

04.10.2005Aufbau eines Kartenlesers mit CPLD mehr...

Programmierbare Logik-LIN-Bus in programmierbarer Logik implementieren

Günstiger als CAN

14.02.2005Zur flexiblen Gestaltung der Netzwerke lässt sich die LIN-Schnittstelle in rekonfigurierbarer Logik implementieren: Dadurch sinkt die Leistungsaufnahme und das IC kann ferngesteuert als Master oder Slave konfiguriert werden. Diese Eigenschaft unterstützt den gesamten Produkt-Lebenszyklus von der Entwicklungsphase über den Endtest bis zur Diagnose im Betriebs-Einsatz.Der Hersteller muss nur einen Baustein qualifizieren bzw.auf Lager legen – und das spart Kosten. mehr...

Programmierbare Logik

CPLDs für Steuerungsanwendungen

02.04.2004Die MAX II-Architektur mit ihren speziellen Leistungsmerkmalen und neuen Funktionen bringt für den Entwickler, der eine Vielzahl kritischer Steuerfunktionen wie z.B. das zeitlich versetzte Aufschalten von Spannungen, Konfiguration und Initialisierung, I/O-Erweiterungen oder das Bridging zwischen verschiedenen Schnittstellen realisieren muss, große Vorteile. mehr...

Programmierbare Logik

PLD-Familie macht Systemintegration leichter

27.03.2002Den Komplexitätsbereich zwischen 10 000 und 100 000 Systemgattern teilen sich bisher FPGAs und CPLDs, wobei speziell am oberen Ende das CPLD-Angebot bisher sehr dünn war. Dennoch gibt es immer wieder Kundenanfragen nach CPLDs in genau diesem Komplexitätsbereich mit typischen Applikationen wie zum Beispiel Bus-Bridges, Bus-Arbiter und Speicher-Controller. Mit der Serie „ispMACH5000VG“ hat Lattice eine Familie von Bausteinen entwickelt, die über eine hohe Anzahl von Makrozellen, sehr viele I/Os sowie die von den CPLD gewohnten einfachen und deterministischen Timing-Modelle verfügt. mehr...

Programmierbare Logik

CPLDs für 1,8 V

05.03.2002Nach Angaben von Stan Kopec, Vice President Corporate Marketing bei Lattice Semiconductor ist die jetzt vorgestellten ersten Mitglieder der CPLD-Familie ispMACH 4000 SuperFAST „die branchenweit erste Familie von im System programmierbaren CPLDs für eine Betriebsspannung von 1,8 V“. Als erste Familienmitglieder sind die Versionen ispMACH 4256 mit 256 Makrozellen sowie ispMACH4512 mit 512 Makrozellen, die jeweils in einer 2,5-V- und einer 1,8-V-Version, erhältlich. mehr...

Programmierbare Logik-Teil 2

Effektives Floorplanning ergibt CPLD-Designs mit maximaler Performance

19.12.2001Obwohl sich CPLDs in bestimmter Hinsicht grundlegend von FPGAs unterscheiden, gibt es auch gewisse Gemeinsamkeiten. Um bei geringstem Ressourcenbedarf ein Maximum an Performance zu erreichen, sollte der Designer unbedingt mit der Architektur des ins Auge gefassten CPLD vertraut sein. Der mehrteilige Beitrag widmet sich den bestehenden Unterschieden und gibt Hinweise zu effektiven Floorplanning-Techniken für High-Density-CPLDs. Als Beispiel werden hier die High-Density-CPLDs der Delta39K-Familie von Cypress beschrieben. mehr...

Programmierbare Logik-Teil 1

Effektives Floorplanning ergibt CPLD-Designs mit maximaler Preformence

18.10.2001Obwohl sich CPLDs in bestimmter Hinsicht grundlegend von FPGAs unterscheiden, gibt es auch gewisse Gemeinsamkeiten. Um bei geringstem Ressourcenbedarf ein Maximum an Performance zu erreichen, sollte der Designer unbedingt mit der Architektur des ins Auge gefassten CPLD vertraut sein.Der mehrteilige Beitrag widmet sich den bestehenden Unterschieden und gibt Hinweise zu effektiven Floorplanning-Techniken für CPLDs hoher Dichte.Als Beispiel werden hier die High-Density-CPLDs der Delta39K-Familie von Cypress beschrieben. mehr...

Loader-Icon