WLP

Hier finden Sie aktuelle News, Produktberichte, Fachartikel und Hintergrundberichte zum Thema "WLP".
Bild 4: Funktionsumfang des 3DSTACK von Calibre.
Elektronik-CAD/CAE/EDA-Die Kluft überwinden

Vereinigung von SoC- und Gehäuse-Verifikation

02.06.2017- FachartikelWafer-Level-Packaging (WLP) bietet im Vergleich zu traditionellen SoC-Designs einen besseren Formfaktor und mehr Leistung. Um jedoch eine akzeptable Ausbeute und Performance gewährleisten zu können, müssen Anbieter von EDA- und OSAT-Tools beziehungsweise Foundries zusammenarbeiten. Ziel ist ein konsistentes, einheitliches automatisiertes WLP-Design und physikalische Verifikationsabläufe. Gleichzeitig darf der bereits bestehende Ablauf beim Gehäusedesign nur minimal beeinträchtigt werden. mehr...

Leistungselektronik

WLP-Leistungskomponenten verkleinern tragbare Geräte

31.01.2002- FachartikelNeue Leistungs- und Schutzbausteine in Wafer-Level-Packaging-(WLP-) Ausführung tragen wesentlich zur Reduzierung der Gesamtgröße und des Gewichts tragbarer Geräte bei. Die neuen Bausteine liefern die gleiche Leistung wie herkömmliche oberflächenmontierbare (SMT-) Bauelemente, wobei sie im Vergleich zu SMDs nur noch 30% der Montagefläche beanspruchen. mehr...

Loader-Icon