Der 96-lagigie 3D-Flashspeicher nutzt die Triple-Level-Cell-Technologie (TLC) mit 3 Bit je Speicherzelle. Toshiba visiert die Verfügbarkeit von Mustern des 256-GBit-Speichers für die zweite Jahreshälfte 2017 und die Serienproduktion für 2018 an. Perspektivisch plant der Speicherhersteller die Anwendung der 96-Layer-Prozesstechnologie auch für Produkte mit höheren Speicherkapazitäten, wie beispielsweise 512-GBit-Bausteinen mit Quadruple-Level-Cell-Technologie (QLC).

Toshiba stellt mit dem 96-Layer-3D-Flashspeicher die vierte Generation seiner BiCS-Speicher vor, die Kapazitätserhöhungen von etwa 40 % pro Chip erreichen.

Toshiba stellt mit dem 96-Layer-3D-Flashspeicher die vierte Generation seiner BiCS-Speicher vor, die Kapazitätserhöhungen von etwa 40 % pro Chip erreichen. Toshiba

Laut Hersteller lassen sich mit dem 96-Lagen-Stapelprozess im Vergleich zur 64-Lagen-Vorgängertechnologie Kapazitätserhöhungen von etwa 40 % pro Chip und damit geringere Kosten pro Bit erreichen. Hergestellt wird der Speicher in den Yokkaichi Operations Fab 5 und Fab 2 sowie der Fab 6, die ihren Betrieb im Sommer 2018 aufnehmen soll.